SU794727A1 - Устройство дл преобразовани чАСТОТы B КОд - Google Patents
Устройство дл преобразовани чАСТОТы B КОд Download PDFInfo
- Publication number
- SU794727A1 SU794727A1 SU792731461A SU2731461A SU794727A1 SU 794727 A1 SU794727 A1 SU 794727A1 SU 792731461 A SU792731461 A SU 792731461A SU 2731461 A SU2731461 A SU 2731461A SU 794727 A1 SU794727 A1 SU 794727A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- output
- trigger
- inputs
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
выход которого соединен с входом счетчика импульсов измер емой частоты и единичным входом первого триггера, нулевой вход которого соединен с выходом первого элемента И и с нулевым входом второго триггера , единичный вход которого соединен с управл ющей шиной устройства, выход второго триггера соединен с первым входом формировател импульсов, второй вход которого вл етс входом устройства, второй элемент И, один из входов которого соединен с выходом первого триггера, выход генератора эталонной частоты подключен к другому входу второго элемента И, выход которого соединен с входом счетчика импульсов эталонной частоты, выходы которого соединены с первой группой входов блока ключей, выходы старп1их разр дов счетчика импульсов эталонной частоты соединены через элемент ИЛИ с первым входом первого элемента И, дешифратор, дополнительно введены элементы ИЛИ, триггеры, многовходовый элемент И и счетчик масштаба , причем выходы каждого разр да счетчика импульсов измер емой частоты соединены с одним из входов соответствуюш ,его дополнительного элемента ИЛИ, второй вход каждого из которых соединен с выходом соответствуюш,его дополнительного триггера, единичные входы всех дополнительных триггеров подключены к управл юш ,ей шине устройства, а их нулевые входы соединены с соответствуюш,ими выходами дешифратора, выходы дополнительных элементов ИЛИ соединены со входами многовходового элемента И, один из входов которого соединен с выходом формировател импульсов, выход многовходового элемента И соединен со вторым входом первого элемента И и входом счетчика масштаба, выходы разр дов которого соединены со входами дешифратора и второй группой входов блока ключей.
На чертеже представлена функциоиальна схема устройства.
Устройство содержит формирователь 1 импульсов, выход которого соединен с входом счетчика 2 импульсов измер емой частоты и единичным входом первого триггера 3, второй триггер 4, нулевой вход которого соединен с нулевым входом первого триггера 3 и с выходом первого элемента И 5, второй элемент И 6, один из входов которого соединен с выходом первого триггера 3, второй вход - с генератором 7 эталонной частоты, а выход - со счетчиком 8 импульсов эталонной частоты, выходы которого соединены с первой группой входов блока ключей 9, причем выходы старших разр дов соединены через элемент ИЛИ 10 с одним из входов первого элемента И 5, выходы ключей 9 вл ютс выходами устройства , дополнительные элементы ИЛИ 11 и дополнительные триггеры 12, число которых соответствует количеству разр дов
счетчика 2 импульсов измер емой частоты, многовходовый элемент И 13, счетчик масштаба 14 и дешифратор 15 номера разр дов .
Выходы каждого разр да счетчика 2 импульсов измер емой частоты соединены с одним из входов соответствуюш,его элемента ИЛИ 11, второй вход которого соединен с выходом соответствуюш,его триггера 12. Единичные входы триггеров 12 соединены между собой и иодключены к управл ющей шине устройства, а нулевые входы триггеров 12 подключены к соответствующим выходам дешифратора 15 номера разр да. Выходы элементов ИЛИ 11 соединены с соответствующими входами третьего элемента И 13, соединенного с выходом формировател 1. Выход элемента И 13 соединен со вторым входом первого элемента И 5 и входом счетчика масштаба 14, выходы которого соединены с входами дешифратора 15 и второй группы ключей 9.
Устройство работает следующим образом .
На управл ющий вход устройства поступает сигнал «начало иреобразовани . По этому сигналу триггер 4 и триггеры 12 устанавливаютс в состо ние «1. Потенциальный сигнал с выхода триггера 4 дает разрешение на прохождение измер емого сигнала через формирователь 1 импульсов измер емой частоты, импульсы с выхода которого поступают на счетчик 2, триггер 3 и элемент И 13. Фронтом первого импульса триггер 3 устанавливаетс в состо ние «1, потенциальный сигнал поступает на элемент И 6 и разрешает прохождение импульсов эталонной частоты от генератора 7 на счетчик 8.
Выход каждого разр да счетчика 2 подключен к соответствующему элементу ИЛИ 11, причем, если основание системы счислени , прин той в устройстве, - два, то единичный выход каждого разр да счетчика 2 соединен с входом элемента ИЛИ И. Если основание системы счислени другое, например 10, то выход каждого разр да счетчика 2 соединен с входом элемента ИЛИ 11. Триггеры 12 в процессе измерени в соответствии с состо нием счетчика масштаба 14 и дешифратора 18 последовательно, начина с -младшего разр да, перебрасываютс в состо ние «О. В результате такого подключени сигнал с формировател 1 поступает через элемент И 13 в счетчик масштаба 14 только в те моменты времени, когда содержимое счетчика 2 кратно основанию системы счислени , прин той в устройстве , а содержимое счетчика масштаба 14 соответствует логарифму этого числа.
Окончание преобразовани происходит при наличии в счетчике импульсов 8
где - количество импульсов эталонной частоты;
Л/мин - минимальное количество пульсов эталонной частоты, обеспечивающее заданную точность измерени и по вление сигнала на выходе элемента И 13.
Дл исключени дополнительных преобразований над кодом, эквивалентным периоду измер емой частоты, частота генератора 7 беретс равной
FO Л ,
где А - основание системы счислени , прин той в устройстве;
т - целое число, которое определ етс из требуемых быстродействи и точности измерений.
Таким образом, период измеренной частоты соответствует
ЛА-1
дг -
где 7ж - период измер емой частоты;
k - код, записанный в счетчике масштаба 14.
Исход из услови , что FU А™, получаем
т -. ,
где величина k-(m+l) соответствует положению децимальной точки (точки, отдел ющей целую часть от дробной).
В результате измерени на входе устройства находитс информаци , соответствующа NO (перва группа ключей 9) и fe (втора группа ключей 9).
Claims (2)
1.Авторское свидетельство СССР 5 № 373873, кл. Н ОЗК 13/20, 1973.
2.Авторское свидетельство СССР № 661787, кл. Н ОЗК 13/20, 1977 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792731461A SU794727A1 (ru) | 1979-02-28 | 1979-02-28 | Устройство дл преобразовани чАСТОТы B КОд |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792731461A SU794727A1 (ru) | 1979-02-28 | 1979-02-28 | Устройство дл преобразовани чАСТОТы B КОд |
Publications (1)
Publication Number | Publication Date |
---|---|
SU794727A1 true SU794727A1 (ru) | 1981-01-07 |
Family
ID=20813026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792731461A SU794727A1 (ru) | 1979-02-28 | 1979-02-28 | Устройство дл преобразовани чАСТОТы B КОд |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU794727A1 (ru) |
-
1979
- 1979-02-28 SU SU792731461A patent/SU794727A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU794727A1 (ru) | Устройство дл преобразовани чАСТОТы B КОд | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU834918A1 (ru) | Сенсорный переключатель | |
SU794633A1 (ru) | Преобразователь монотонно-измен ющего-С КОдА | |
SU1647862A1 (ru) | Формирователь последовательности импульсов | |
SU463124A1 (ru) | Устройство дл управлени печатающим механизмом | |
SU849236A1 (ru) | Аналого-цифровой интегратор | |
SU813478A1 (ru) | Устройство дл считывани графи-чЕСКОй иНфОРМАции | |
SU857988A1 (ru) | Частотно-импульсное множительное устройство | |
SU744610A2 (ru) | Многоканальное устройство дл выбора минимального значени средней величины | |
SU679977A1 (ru) | Устройство дл сравнени чисел | |
SU604154A1 (ru) | -Канальный кольцевой распределитель | |
SU993263A1 (ru) | Устройство дл выделени последнего значащего разр да из последовательного кода | |
SU798817A1 (ru) | Устройство дл сравнени чисел | |
SU903896A1 (ru) | Устройство дл определени экстремумов функций | |
SU790344A1 (ru) | Умножитель частоты следовани импульсов | |
SU1084982A1 (ru) | Преобразователь кода в частоту повторени импульсов (его варианты) | |
SU924859A1 (ru) | Преобразователь частоты в код | |
SU697992A2 (ru) | Устройство дл регистрации информации | |
SU888099A1 (ru) | Устройство дл ввода информации | |
SU834708A1 (ru) | Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО | |
SU944105A1 (ru) | Коммутатор | |
SU873232A1 (ru) | Устройство дл ввода информации | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU839061A1 (ru) | Счетчик импульсов со схемой обнару-жЕНи ОшибОК |