SU792562A1 - Multistable filter - Google Patents
Multistable filter Download PDFInfo
- Publication number
- SU792562A1 SU792562A1 SU792715399A SU2715399A SU792562A1 SU 792562 A1 SU792562 A1 SU 792562A1 SU 792715399 A SU792715399 A SU 792715399A SU 2715399 A SU2715399 A SU 2715399A SU 792562 A1 SU792562 A1 SU 792562A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- group
- stage
- logical
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в устройствах цифровой автоматики.The invention relates to the field of automation and computer technology and is intended for use in digital automation devices.
Известны многостабильные триггеры э на η-состояний, одновхсдового управления, выполненных на логических элементах ИЛИ-HE или И-НЕ [1] .Known multistable triggers e on η-states, one-sdovskogo control, executed on the logical elements OR-HE or AND-NOT [1].
Недостатком таких многостабильных триггеров является сложность органи- 10 зации его управления и наличие большого числа входов в логических элементах И-НЕ (ИЛИ-HE), из которых (η—1) входов используется для организации управления. 15A disadvantage of such triggers is multistable complexity organic tion 10 of its control and having a large number of entries in the logical AND-NO elements (OR-HE), of which (η-1) input is used to control the organization. fifteen
Известен многостабильный триггер на п-состояний (η—1)-входового управления, выполненный на логических элементах И-НЕ или ИЛИ-HE. В таком устройстве имеется η логических элемен- 20 тов И-НЕ с числом входом m-n, из которых п-1 входов предназначено для соединения выхода ί-го элемента И-НЕ (ИЛИ-HE) с одним из входов остальных элементов. Для организации управления 25 в каждом логическом элементе имеется один вход. Для установки такого триггера в i-е состояние необходимо на управляющие входы всех элементов, кроме i-го, подать сигналы с уровнем 0,A multistable trigger on p-states of (η — 1) -input control is known, executed on AND-NOT or OR-HE logic elements. In such a device there are η logical elements 20 AND-NOTs with the number of inputs m-n, of which n-1 inputs are designed to connect the output of the ί-th element AND-NOT (OR-HE) with one of the inputs of the remaining elements. For the organization of control 25 in each logical element there is one input. To set such a trigger in the ith state, it is necessary to send signals with level 0 to the control inputs of all elements except the ith state,
т. е. сформировать η—1 инверсных уровней на выходах триггера [2,j.that is, to form η – 1 inverse levels at the outputs of the trigger [2, j.
Недостаток устройства состоит в невысокой надежности и степени интеграции .The disadvantage of this device is its low reliability and degree of integration.
Цель изобретения - повышение степени интеграции и обеспечение работы многоступенчатого соединения триггеров .The purpose of the invention is to increase the degree of integration and ensure the operation of multi-stage connection of triggers.
Поставленная цель достигается тем, что в триггере логические элементы И-НЕ разделены на автономных групп (элементы первой ступени) по управляющих входов в каждой группе, причем выход I-го элемента И-НЕ соединен с одним из входов остальных элементов группы, и дополнительно введены в каждую группу логические элементы И второй -ступени,, каждый из которых своими входами подключен соответственно к выходным шинам логических элементов И-НЕ группы, а своими выходами подключены к соответствующим входам, дополнительно введенных, групповых логических элементов И взаимной связи остальных групп, выходы которых соединены соответственно с одним из входов логических элементов И-НЕ своей группы. Для обеспечения параллельной 3Q работы триггеры, имеющие лвухступен3 чатую структуру, разделены нагрупп, имеющие трехстуценчатую структ^р^, разделены на 7; xt групп, имеющие k-ступенчатую структуру, разделены на ЯлК» v,Хк групп и дополнительно введены групповые логические элементы И третьей, четвертой, ..., к-й ступеней, содержащих соответственно х2_> х ......к-1 входов, своими входами подсоединенные соответственно к выходам групповых логических элементов И предыдущих ступеней, а выходами-, с входами соответствующих групповых логических элементов И последующих ступеней и соответствующими входами дополнительных групповых логических элементов взаимной связи И i-й’группы с остальными группами своей ступени, причем выходы элементов взаимной связи последующей ступени соединены с соответствующими свободными входами таких же элементов предыдущей ступени.This goal is achieved by the fact that in the trigger the logical elements AND are NOT divided into autonomous groups (elements of the first stage) according to the control inputs in each group, and the output of the 1st element AND is NOT connected to one of the inputs of the remaining elements of the group, and additionally introduced each group of logical elements AND the second stage, each of which is connected by its inputs to the output buses of the logical elements of the AND NOT group, and by its outputs are connected to the corresponding inputs of the additionally entered group logic elements and their mutual connection of the other groups, the outputs of which are respectively connected to one input of AND gates AND-NO element of the group. To ensure parallel 3Q operation, triggers having a two-stage structure are divided into subgroups having a three-centered structure ^ p ^, divided by 7; x t groups having a k-step structure are divided into YalK »v, Xk groups and additional logic gates of the third, fourth, ..., kth steps are added, containing respectively x 2_> x ...... k-1 inputs, with their inputs connected respectively to the outputs of the group logic elements AND of the previous stages, and outputs-, with the inputs of the corresponding group logic elements AND of the subsequent stages and the corresponding inputs of the additional group logic elements of the interconnection of the i-th group with the rest of their groups stage, and the outputs of the elements of the interconnection of the next stage are connected to the corresponding free inputs of the same elements of the previous stage.
На чертеже приведена функциональная схема трехступенчатого многостабильного триггера на 12 состояний одиннадцативходового управления, построенного на элементах И-НЕ и И.The drawing shows a functional diagram of a three-stage multi-stable trigger for 12 states of the eleven-input control, built on the elements AND-AND.
ких элементов 23 и 24 взаимной связи третьей ступени.elements 23 and 24 of the interconnection of the third stage.
Один из входов логических элементов 23 и 24 подключен соответственно к выходу логических элементов 22 и 21, а вторые входы элементов 23 и 24 объединены и при необходимости расширения числа входов могут быть подсоединены к выходу группового логического элемента взаимной связи вновь организованной четвертой ступени. Выходы логических элементов 21 и 22 при необходимости могут быть подсоединены ко входам группового логического элемента четвертой ступени. Приведенный принцип построения распространяется на η каналов и N ступеней.One of the inputs of the logic elements 23 and 24 is connected respectively to the output of the logic elements 22 and 21, and the second inputs of the elements 23 and 24 are combined and, if necessary, expand the number of inputs can be connected to the output of the group logical communication element of the newly organized fourth stage. The outputs of the logic elements 21 and 22, if necessary, can be connected to the inputs of the group logic element of the fourth stage. The above construction principle applies to η channels and N steps.
Работа предлагаемого триггера происходит следующим образом. В исходном состоянии на входы логических элементов 1-12 поданы логические 0 (х4, х2, ..., ), на выходах и остальных трех входах элементов 1-12 будут логические 1 (у4 , у^,..., у1Х ) . Если на вход х4 триггера подана логическая 1, то на выходе триггера у4 будет логический 0, который одновременно поступит на один из входов элементов 2, 3 и 13. С выхода элемента 13 логическая 1 поступит через элемент 18 взаимной связи на один из входов логических элементов 4-6 и через элементы 21, 24, 19 и 20 на один из входов логических элементов 7-12.The work of the proposed trigger is as follows. In the initial state, logic 0 (x 4 , x 2 , ...,) are fed to the inputs of logic elements 1-12, logic 1 (y 4 , y ^, ..., 1X ). If logic 1 is applied to input x 4 of the trigger, then the output of trigger 4 will be logic 0, which will simultaneously go to one of the inputs of elements 2, 3, and 13. From the output of element 13, logical 1 will go through element 18 of the interconnection to one of the inputs logical elements 4-6 and through the elements 21, 24, 19 and 20 to one of the inputs of the logical elements 7-12.
Работа триггера происходит аналогично и при воздействий на входы х3.....х12_логической 1. При реализации предлагаемой схемы триггера в виде интегральной схемы на одном кристалле открывается возможность повышения степени интеграции за счет уменьшения количества межэлементных связей. Как указывалось выше, в известных триггерах такого типа количество межэлементных связей описывается зависимостью = η 2. Так для 100входового триггера число связей будет 45 Ю тысяч. А для такого же триггера, состоящего из 5 ступеней, число связей описывается формулойThe operation of the trigger occurs in a similar way and when the inputs x 3 ..... x 12 are logical 1. When implementing the proposed trigger circuit in the form of an integrated circuit on a single chip, it becomes possible to increase the degree of integration by reducing the number of interconnects. As indicated above, in known triggers of this type, the number of interelement bonds is described by the dependence = η 2 . So for a 100-input trigger, the number of links will be 45 10 thousand. And for the same trigger, consisting of 5 steps, the number of bonds is described by the formula
S_ -2ЮО*1оох + 1P^J2 + S_ -2YO * 1oo x + 1P ^ J2 +
OB x2 OB x 2
1OO (X4+-1) . too’2' * )ЦХ2Хг + X* X*X* и составляет 673 связи.1OO (X4 + -1). too ' 2 ' *) TCH 2 X g + X * X * X * and is 673 connections.
Предлагаемое устройство будет использовано в серийных устройствах для диагноза состояния электропитания вычислительных систем, а также для диагноза состояния электрооборудования различных систем.The proposed device will be used in serial devices for the diagnosis of the state of power supply of computing systems, as well as for the diagnosis of the state of electrical equipment of various systems.
toto
Устройство содержит логические элементы И-НЕ 1-12 первой ступени, групповые логические элементы И 13-16 второй ступени, групповые логические элементы взаимной связи И 17-20 второй ступени, групповые логические элементы И 21, 22 третьей ступени, групповые логические элементы И 23, 24 взаимной связи третьей'ступени.The device contains logical elements AND-1-12 of the first stage, group logic elements And 13-16 of the second stage, group logic elements of mutual communication And 17-20 of the second stage, group logic elements And 21, 22 of the third stage, group logic elements And 23 24 interconnection of the third stage.
Логические элементы 1-12 первой ступени разделены на четыре группы 1-3, 4-6, 7-9 и 10-12 по три элемента в каждой группе. Выход первого логического элемента первой группы соединен с одним из входов логических элементов своей группы 2 и 3 и первым входом группового логического элемента второй ступени, выход логического элемента 2 соединен с одним из входов элементов 1 и 2 и со вторым входом элемента 13 второй ступени и т. д. Аналогично соединены между собой логические элементы групп 4-6, 7-9 и 10-12.Logic elements 1-12 of the first stage are divided into four groups 1-3, 4-6, 7-9 and 10-12, three elements in each group. The output of the first logical element of the first group is connected to one of the inputs of the logical elements of its group 2 and 3 and the first input of the group logic element of the second stage, the output of the logical element 2 is connected to one of the inputs of the elements 1 and 2 and to the second input of the element 13 of the second stage and t e. Similarly interconnected logical elements of groups 4-6, 7-9 and 10-12.
Выходы групповых логических элементов 13, 14 и 15, 16 второй ступени соединены соответственно с первым и вторым входами групповых элементов 21 и 22 третьей ступени. Выходы групповых логических элементов 17, 18 и 19, 20 взаимной связи второй ступени соединены соответственно с одним из входов логических элементов И-НЕ первой ступени групп 1-3, 4-6, 7-9, 10-12. Один из входов логических элементов 17, 18 и 19, 20 подключен соответственно к выходу группового логического элемента 13, 14 и 16, 15, а вторые входы попарно объединены и подключены соответственно к выходу групповых логичес- £5The outputs of the group logic elements 13, 14 and 15, 16 of the second stage are connected respectively to the first and second inputs of the group elements 21 and 22 of the third stage. The outputs of the group logic elements 17, 18 and 19, 20 of the mutual communication of the second stage are connected respectively to one of the inputs of the logical elements AND-NOT of the first stage of groups 1-3, 4-6, 7-9, 10-12. One of the inputs of the logic elements 17, 18 and 19, 20 is connected respectively to the output of the group logic element 13, 14 and 16, 15, and the second inputs are pairwise combined and connected respectively to the output of the group logic-£ 5
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792715399A SU792562A1 (en) | 1979-01-22 | 1979-01-22 | Multistable filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792715399A SU792562A1 (en) | 1979-01-22 | 1979-01-22 | Multistable filter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU792562A1 true SU792562A1 (en) | 1980-12-30 |
Family
ID=20806278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792715399A SU792562A1 (en) | 1979-01-22 | 1979-01-22 | Multistable filter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU792562A1 (en) |
-
1979
- 1979-01-22 SU SU792715399A patent/SU792562A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5563526A (en) | Programmable mixed-mode integrated circuit architecture | |
US4369500A (en) | High speed NXM bit digital, repeated addition type multiplying circuit | |
US5200907A (en) | Transmission gate logic design method | |
JPS6013332B2 (en) | variable-duration logical array | |
US5311442A (en) | Technology mapping apparatus for a combination circuit for use in automatically synthesizing an LSI logic circuit | |
US3887799A (en) | Asynchronous n bit position data shifter | |
EP1020030A2 (en) | Programmable gate array | |
SU792562A1 (en) | Multistable filter | |
US4536855A (en) | Impedance restoration for fast carry propagation | |
US4739195A (en) | Mosfet circuit for exclusive control | |
JPH033418B2 (en) | ||
US4803649A (en) | Modulo-2-adder for the logic-linking of three input signals | |
US3967206A (en) | Dual edge and level (DEL) flip-flop | |
US5649163A (en) | Method of programming an asynchronous load storage device using a representation of a clear/preset storage device | |
CN217824914U (en) | Multi-channel random pulse signal controllable delay circuit for communication | |
KR0176845B1 (en) | Extension method and circuit for i/o port of microcomputer | |
JP2513179B2 (en) | Series-parallel conversion circuit with counter | |
JPS5930073A (en) | System for diagnosis of bidirectional shift register type logical circuit | |
JPS6261117A (en) | Ranking circuit | |
SU799011A1 (en) | Storage | |
SU1300642A1 (en) | Code converter | |
SU1282219A1 (en) | Programmable storage | |
KR900006412B1 (en) | Test logic circuit using counter | |
SU1730620A1 (en) | Multiinput single-digit adder | |
SU1485228A1 (en) | Number comparator |