JPS5930073A - System for diagnosis of bidirectional shift register type logical circuit - Google Patents
System for diagnosis of bidirectional shift register type logical circuitInfo
- Publication number
- JPS5930073A JPS5930073A JP57140317A JP14031782A JPS5930073A JP S5930073 A JPS5930073 A JP S5930073A JP 57140317 A JP57140317 A JP 57140317A JP 14031782 A JP14031782 A JP 14031782A JP S5930073 A JPS5930073 A JP S5930073A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- flop
- terminal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は集積回路化された論理回路の試験を、該集積回
路に内蔵した試験用回路にょυ、シフトレジスタを構成
して行なう技術に関するものである。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to a technique for testing a logic circuit integrated into an integrated circuit by configuring a test circuit built into the integrated circuit and a shift register. It is.
（２） 技術の背景
最近、集積回路の集積度が大となって、論理回路入出力
間のゲート数が多くなｐ１論理が複雑化したため、集積
回路やこれを実装したパッケージの製造時の試験や、故
障発生時の原因探索が非常に困難になって来た。(2) Background of the technology In recent years, the degree of integration of integrated circuits has increased, and the p1 logic, which has a large number of gates between logic circuit input and output, has become more complex. It has become extremely difficult to search for the cause when a failure occurs.
そのため、あらかじめ集積回路内に試験のための回路を
組み込んでおいて、フリップフロップのデータを読み出
したシ、任意の７リツプフロツプに外部からデータをセ
ットしたシするいくつかの方法が採られてはいるが、充
分とは言えず、今なお効果的な試験方法が模索されてい
る状態にある。For this reason, several methods have been adopted in which a circuit for testing is built into the integrated circuit in advance, and data is read out from the flip-flop, or data is set externally into any seven flip-flops. However, it cannot be said to be sufficient, and effective testing methods are still being sought.
（３）従来技術と問題点
集積回路の公知の試験方法の一つとしてシフトレジスタ
方式がある。これは、該集積回路の７リツプフｐツブ回
路ごとに、あらかじめ試験用のゲートを組み込んでおい
て、試験の際は各７リツプ７０ツブを該ゲートによって
直列に接続して、一方から入力したデータをクロック毎
に次々と隣接する７リツプフロツプに移送して、最終端
の出力を見ることによシ、各７リツプフロツプの状態を
確認したり、または、この機能を使って入力端子のデー
タを任意のフリップフロップにセットするものである。(3) Prior Art and Problems One of the known testing methods for integrated circuits is the shift register method. This is done by incorporating a test gate in advance into each of the 7-lip-p-tube circuits of the integrated circuit, and during testing, each 7-lip 70-tube circuit is connected in series through the gate, and the data input from one side is connected in series. You can check the status of each of the 7 lip-flops by transferring the data to the 7 adjacent lip-flops one after another every clock and looking at the output at the final end, or you can use this function to transfer the data at the input terminal to any It is set in a flip-flop.
第１図は前記シフトレジスタ方式を説明するための図面
でおって、１はフリップフロップよシなるデータ・スト
ア部、２？１．データ用の入力ゲート部、３は試験用の
入力ゲート部、４．４′はフリップフロップの出力端子
、５はデータ入力端子、６はデータ入力用クロック端子
、７はデータ・ストア部用クロック端子１８は試験デー
タ入力端子、９は試験用ゲートのクロック端子、１０は
試験時のデータ・ストア部のクロック端子を示している
。FIG. 1 is a diagram for explaining the shift register system, in which 1 is a data store section such as a flip-flop, 2?1. Input gate section for data, 3 is input gate section for testing, 4.4' is output terminal of flip-flop, 5 is data input terminal, 6 is clock terminal for data input, 7 is clock terminal for data store section Reference numeral 18 indicates a test data input terminal, 9 a clock terminal of a test gate, and 10 a clock terminal of a data store section during testing.
同図において、フリップフロップよｐなる各データ・ス
トア部１は試験用ゲート３により直列に接続されていて
、試験用ゲートのクロック端子９および試験時のデータ
・ス、ドア部゛のクロック端子１０にクロックを与える
ことによル各７リツプ７０ツブのデータを図の右側に隣
接するデータ・ストア部の７リツプフロツプに移送でき
るので、必要な数だけクロックを与えることによシ試験
データ入力端子８よ少入力したデータを任意の７リツプ
７０ツブにセットしたシ、あるいは、任意の７リツプフ
ロツプのデータをフリップフロップの出力端子４′から
取シ出すことが出来る。In the figure, each data store section 1, such as a flip-flop, is connected in series by a test gate 3, and a clock terminal 9 of the test gate and a clock terminal 10 of the door section. By applying a clock to the test data input terminal 8, it is possible to transfer 70 bits of data to each of the 7 lip flops to the 7 lip flops in the data storage section adjacent to the right side of the diagram. A small amount of input data can be set to any 70 flip-flops, or data from any 7 flip-flops can be taken out from the output terminal 4' of the flip-flop.
しかし、この方法では、その状態を確認したいフリップ
フロップが直列接続の最前部付近にあったシ、データを
セットしたいフリップフロップが該直列接続の最後部付
近におるときは、フリップフロップとゲートの全数分に
近い数のクロック信号を入力する事が必要であるので、
実装フリップフロップ数が多い場合は、試験のだめのデ
ータセットや７リツプフロツプの状態確認に長時間ｆ要
する欠点があった。However, with this method, if the flip-flop whose state you want to check is near the front end of the series connection, and the flip-flop whose data you want to set is near the end of the series connection, all the flip-flops and gates Since it is necessary to input a clock signal close to the number of minutes,
When a large number of flip-flops are mounted, there is a drawback that it takes a long time to set data for testing and check the status of the seven flip-flops.
（４）発明の目的
本発明は従来の欠点に鑑み、集積回路の試験に際して、
目的とするフリップフロップのデータの読み出しや、該
７リツプフロツプへのデータのセットが迅速容易に行な
える方法の提供を目的としている。(4) Purpose of the Invention In view of the conventional drawbacks, the present invention provides a method for testing integrated circuits.
It is an object of the present invention to provide a method that enables quick and easy reading of data from a target flip-flop and setting of data to the seven flip-flops.
（５）発明の構成
そして、この目的は本発明によれば集積回路内の複数の
７リツプフロツプを、ゲートを介して直列に接続して、
該フリップフロップ内部のデータをクロックによシ隣接
する７リツプフロツプに順次移送する該集積回路内の試
験回路において、外部信号によシ、該データの移送方向
を逆方向に切シ替える方式を採ることによシ達成される
。(5) Structure of the Invention According to the present invention, a plurality of 7 lip-flops in an integrated circuit are connected in series via gates.
In a test circuit within the integrated circuit that sequentially transfers data inside the flip-flop to seven adjacent flip-flops according to a clock, a method is adopted in which the direction of data transfer is switched to the opposite direction according to an external signal. successfully achieved.
（６）発明の実施例
以下本発明の実施例を図面によって詳述する。第２図は
、本発明の実施例について、そり。(6) Embodiments of the Invention Examples of the present invention will be described in detail below with reference to the drawings. FIG. 2 shows the warpage of the embodiment of the present invention.
の機能を説明するだめの図面であって、１〜１０は第１
図と同様であυ、８′はフリップフロップを試験のため
直列接続した時、終端、となるフリップフロップの試験
用ゲート３′に設けられた試験データ入力端子、１１は
シフト方向選択信号端子を示しキいる。1 to 10 are diagrams for explaining the functions of the first
υ, 8' is the test data input terminal provided at the test gate 3' of the flip-flop which is the terminal when flip-flops are connected in series for testing, and 11 is the shift direction selection signal terminal. It's obvious.
同図において試験用ゲート３′には、図の左側に隣接す
るデータ・ストア部の７リツプフロツプの出力と、図の
右側に隣接するデータ・ストア部の７リツプ７ｎツブの
出力が接続されておシ、その倒れか・一方を、シフト方
向選択信号端子１１からの信号によって選択するように
なっている。図の左端および右端のデータ・ストア部の
フリップフロップの場合は片側の隣接するフリップフロ
ップが存在せず、試験データ端子８または８′が試験用
ゲート３′に接続されている。従って目的とするフリッ
プフロップが、試験のため、直列に接続された並びの、
どの位置にあるかによってデータを移送する方向を選択
することによｐ１効率良く目的の７リツプフロツプにデ
ータをセットしたシ、データを取シ出したシすることが
可能である。In the figure, the test gate 3' is connected to the output of the 7-lip flop in the data store section adjacent to the left side of the figure, and the output of the 7 lip flop 7n block in the data store section adjacent to the right side of the figure. Either direction or tilting is selected by a signal from a shift direction selection signal terminal 11. In the case of the flip-flops in the data store section at the left and right ends of the figure, there is no adjacent flip-flop on one side, and the test data terminal 8 or 8' is connected to the test gate 3'. Therefore, the target flip-flops are connected in series for testing.
By selecting the direction in which data is to be transferred depending on the position, it is possible to efficiently set data to and retrieve data from the target 7 lip-flop.
第３図は本発明の１実施例についての１組のフリップフ
ロップと前置回路の回路図であって、１〜１１は第２図
と同様であシ、１２は試験時、フリップフロップを直列
に接続した時、この回路にＩＮ接する一方の７リツプフ
ロツプの出力信号を受ける端子、１５は前記と反対位置
に隣接する他の一方の７リツプフロツプの出力信号を受
ける端子、１４はインバータ、１５はＡＮＤ回路、１６
はＯＲ回路、１７はＮＡＮＤＡＮＤ回路。動作等につい
ては第２図で説明したのと同様でおる。FIG. 3 is a circuit diagram of a set of flip-flops and a pre-circuit according to an embodiment of the present invention, 1 to 11 are the same as those in FIG. 15 is a terminal that receives the output signal of the other 7-lip-flop that is adjacent to the IN circuit, 14 is an inverter, and 15 is an AND terminal. circuit, 16
is an OR circuit, and 17 is a NANDAND circuit. The operation etc. are the same as explained in FIG. 2.
（７）発明の効果
本発明の方式によれば、集積度の高い集積回路の試験に
際し、任意の７リツプフロツプヘのデータのセットおよ
び任意のフリップフロップからのデータの読み出しが迅
速、容易に行なえる利点がある。フリップフロップへの
データのセットあるいは、読み出しに要する時間は、該
フリップフロップの位置によって異なるが、平均的な値
として従来の方式の一！−に短縮されるので、製造工程
で多数の集積回路を試験したシ、＃に積回路を実装した
どくツケージの故障原因探索等の際の効果は太きい。(7) Effects of the Invention According to the method of the present invention, when testing highly integrated circuits, data can be set to any seven flip-flops and data can be read out from any flip-flop quickly and easily. There is. The time required to set or read data to a flip-flop varies depending on the position of the flip-flop, but the average value is about 100% compared to the conventional method. - Since it is shortened to -, it is very effective when testing a large number of integrated circuits during the manufacturing process or when searching for the cause of a failure in a package with integrated circuits mounted on it.
第１図は、集積回路の公知の試験方法の−っであるシフ
トレジスタ方式を説明するための図、第２図は、本発明
の実施例について、その機能を説明するための図、第５
図は、実施例についての１組のフリップフロップと前置
回路の回路図である。
１・・・・・・フリップフロップよシなるデータ・スト
ア部、２・・・・・・データ用の入力ゲート部、３・曲
・試験用の入力ゲート部、６′・曲・本発明の実施例の
試験用ゲー）、４／・・曲フリップフロップの出力端子
、５・・・・・・データ入力端子、６・・・・・・デー
タ用り四ツク端子、７曲・・データ・ストア部用クロッ
ク端子、８．８’・・・・・・試験データ入力端子、９
・・・・・・試験用ゲートのクロック端子、１ｏ・・曲
試験時のデータ・ストア部クロック端子、１１・・曲シ
フト方向選択信゛号端子、１２・・・・・・隣接するフ
リップフロップの出力信号を受ける端子、１５・・・・
・・１２の場合と反対位置に隣接するフリップフロ１ツ
グの出力信号を受ける端子、１４・・・・・・インバー
タ、１５・・・・・・ＡＮＤ回路、１６・・・・・・Ｏ
Ｒ回路、１７・・曲ＮＡＮＤ回路FIG. 1 is a diagram for explaining the shift register method, which is a known test method for integrated circuits, FIG. 2 is a diagram for explaining the function of an embodiment of the present invention, and FIG.
The figure is a circuit diagram of a set of flip-flops and front-end circuitry for an embodiment. 1... Data store section such as a flip-flop, 2... Input gate section for data, 3. Input gate section for song/test, 6'... Song/input gate section of the present invention. 4/... Output terminal of the song flip-flop, 5... Data input terminal, 6... Four terminals for data, 7... Data input terminal. Clock terminal for store section, 8.8'...Test data input terminal, 9
・・・・・・Clock terminal of test gate, 1o: Data store clock terminal during song test, 11: Song shift direction selection signal terminal, 12: Adjacent flip-flop Terminal for receiving the output signal of 15...
...Terminal that receives the output signal of the adjacent flip-flop 1 in the opposite position to the case of 12, 14...Inverter, 15...AND circuit, 16...O
R circuit, 17... Song NAND circuit
Claims (1)
て直列に接続してシフトレジスタを構成し、該フリップ
フロップ内部のデータをクロックによシ隣接するフリッ
プフロップに順次移送する該集積回路内の試験回路にお
いて、上記シフトレジスタを双方向性シフトレジスタと
して構成し、上記データの当該シフトレジスタによる移
送の方向を外部信号によシ逆方向へ切シ替えることが可
能なようにしたことを特徴とする双方向シフトレジスタ
型論理回路診断方式。A plurality of seven flip-flops in the integrated circuit are connected in series through gates to form a shift register, and data in the flip-flops is sequentially transferred to adjacent flip-flops by a clock. In the test circuit, the shift register is configured as a bidirectional shift register, and the direction of transfer of the data by the shift register can be switched to the opposite direction by an external signal. A bidirectional shift register type logic circuit diagnosis method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140317A JPS5930073A (en) | 1982-08-12 | 1982-08-12 | System for diagnosis of bidirectional shift register type logical circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140317A JPS5930073A (en) | 1982-08-12 | 1982-08-12 | System for diagnosis of bidirectional shift register type logical circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5930073A true JPS5930073A (en) | 1984-02-17 |
Family
ID=15265990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140317A Pending JPS5930073A (en) | 1982-08-12 | 1982-08-12 | System for diagnosis of bidirectional shift register type logical circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930073A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255737A (en) * | 1985-09-04 | 1987-03-11 | Nec Corp | Scan path circuit |
| JPS62282280A (en) * | 1986-05-30 | 1987-12-08 | Mitsubishi Electric Corp | Apparatus for testing logical circuit |
| JPS63117276A (en) * | 1986-11-05 | 1988-05-21 | Mitsubishi Electric Corp | Auxiliary circuit for ram test |
| JPH01119775A (en) * | 1987-11-04 | 1989-05-11 | Mitsubishi Electric Corp | Bidirectional shift register |
-
1982
- 1982-08-12 JP JP57140317A patent/JPS5930073A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255737A (en) * | 1985-09-04 | 1987-03-11 | Nec Corp | Scan path circuit |
| JPS62282280A (en) * | 1986-05-30 | 1987-12-08 | Mitsubishi Electric Corp | Apparatus for testing logical circuit |
| JPS63117276A (en) * | 1986-11-05 | 1988-05-21 | Mitsubishi Electric Corp | Auxiliary circuit for ram test |
| JPH01119775A (en) * | 1987-11-04 | 1989-05-11 | Mitsubishi Electric Corp | Bidirectional shift register |
| JP2521991B2 (en) * | 1987-11-04 | 1996-08-07 | 三菱電機株式会社 | Scan register latch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076185B2 (en) | Semiconductor memory device and inspection method thereof | |
| US5177706A (en) | Semiconductor memory device having a plurality of ports | |
| US5016220A (en) | Semiconductor memory device with logic level responsive testing circuit and method therefor | |
| JPH04233825A (en) | Programmable logic device, circuit block used in this device, method for determining whether input to aforesaid device is used in logic function and method for making input buffer of aforesaid device unusable | |
| JPH02220293A (en) | Double-port reading/ writing memory | |
| US4445204A (en) | Memory device | |
| US5228000A (en) | Test circuit of semiconductor memory device | |
| EP0109770B1 (en) | Testing digital electronic circuits | |
| EP0645776B1 (en) | Semiconductor memory device executing a memory test | |
| US4667310A (en) | Large scale circuit device containing simultaneously accessible memory cells | |
| US4852061A (en) | High density, high performance register file having improved clocking means | |
| US5282164A (en) | Programmable integrated circuit | |
| JPH04250370A (en) | Boundary scan cell for bidirectional input/output terminal | |
| US4326290A (en) | Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor | |
| US5894213A (en) | Semiconductor integrated circuit having a plurality of flip-flops | |
| US5787273A (en) | Multiple parallel identical finite state machines which share combinatorial logic | |
| JPS5925316B2 (en) | memory array | |
| JPH0391188A (en) | Fifo memory | |
| JPS5930073A (en) | System for diagnosis of bidirectional shift register type logical circuit | |
| US4090256A (en) | First-in-first-out register implemented with single rank storage elements | |
| US4918657A (en) | Semiconductor memory device provided with an improved precharge and enable control circuit | |
| US7127564B2 (en) | Double buffered flash programming | |
| KR19980071839A (en) | Error data storage system | |
| US6567970B1 (en) | PLD configuration architecture | |
| CN1219739A (en) | Burst length discriminating circuit |