SU790219A1 - Реле времени - Google Patents

Description

1

Многодиапазонное c4eTHO-aHaji6f6вое реле времени относитс  .к электрическим системам автоматического управлени , в частности к врем з 1дающим устройствам, предназначено дл  создани  временных выдержек и задержек входного сигнала и может быть .... наиболее эффективно использовано при создании систем управлени  различным технологическим оборудованием в саjMbix разнообразных област х промышленности , таких как термическое, химическое , сборное, сварочное и т.д. при разработке отдельных станков, агрегатов и целых линий.

Известны аналоговые реле времени, построенные на принципе формировани  выдержки времени за счет зар да и разр да конденсатора через резистор или стабилизатор тока с быстрым восстановлением первоначального значени  напр жени  на конденсаторе по окончании цикла работы {).

При формировании коротких временных интервалов (дес тки секунд) аналоговые реле времени работают доста точно удовлетворительно в части получени  необходимых точностей и повтор емости выдержек времени (нестабиль .ность 0,5-1%). При этом необходигад

примен ть стабильные по температуре и времени конденсаторы, резисторы и пороговые элементы (элементы сравнени ), а также принимать специальные меры дл  стабилизации питающего напр жени .

Применение аналоговых реле времени дл  получени  больших временных интервалов (минуты, часы) с необхоfO ДИМОЙ нестабильностью (0,5-1%) приводит к по влению больших технических трудностей, преодоление которых влечет за собой значите.г1ьное повышение стоимости и увеличение габаритов,

«5 что делает разработку .и применение аналоговых реле времени нецелесообразным . Применение а аналоговом реле времени вместо специальных высокостабильных конденсаторов малогабаритных и обладающих большой емкостью электролитических конденсаторов приводит к резкому повышению нестабиль ности указанных реле, что делает их малопригодными дл  формировани 

25 больших выдержек времени.

Увеличение емкости .конденсаторов приводит также к увеличению минимальных уставок времени за счет остаточного зар да на обкладках конденсатора при больших значени х емкое- ти. С увеличением верхней границыf вьщержки времени одновременно возраст ,ает и нижн   граница, т.е. минимал ьйые выдержки времени, что не позвол ет расширить диапазон выдержек времени путем изменени  сопротивлени  цепи зар да конденсатора. Примен емые в насто щее врем  счет .ные реле времени на широкий диапазон времен  вл ютс  сложнь ми и дорогими устройствами, требующими сложного задатчика времени и не позвол ющие производить уставку времени на. любое требуемое значение, так как все счетные реле времени имеют дискретные уставки.

.Цель изобретени  - увеличение выдержки времени и стабильности при аналоговом задании времени, а также расширение области применени .

Дл  достижени  указанной цели устройство, содержащее аналоговое : реле времени, подключенное к задатчику времени, содержит счетную часть, включающую в себ  п делителей частоты , и управл ющую часть, содержащую первый инвертор, вход которого подключен к клемме внешнего сигнала запуска , вйход через первый элемент ИЛИ св зан со входом аналогового реле времени, выход которого через второй- элемент ИЛИ и второй инвертор св зан со входом первого из П последовательно соединенных делителей частоты, .вход КЯждого из которых и выход последнего подключены к контактам переключател  диапазонов, а выход второго элемента ИЛИ подключен ко входу узла задержки, вход и,выход которого подключены к различным входам первого элемента И, выход которого подключен ко вторым входам обоих элементов ИЛИ, а третий вход первого элемента И св зан с общим контактом переключател  диапазонов и первым входом второго элемента И, выход первого инвертора св зан со вторым : входом второго элемента И, а источник внешнего сигнала запуска св зан со входом сброса каждого из п делителей частоты.

На фиг. 1 представлена структур-на  схема многодиапазонного счетноаналогового реле времени; на фиг. 2временные диаграммы, по сн ющие его работу.

Реле времени содержит аналоговое реле 1 времени, управл емое от задатчика 2 времени Внешний сигнал запуска подаетс  на вход 3 инвертора 4, выход которого св зан со входом логического элемента ИЛИ 5 и входом логического элемента И 6, а выход логического элемента ИЛИ 5 св зан со входом аналогового реле 1 времени.

Выход аналогового реле I времени св зан со входом логического элемента ИЛИ 7, выход которого соединен со

входом инвертора 8, входом узла 9 задержки и первым входом логического элемента И 10. Выход узла 9 задержки св зан со вторым входом логичес кого элемент.а И 10, выход которого подключен ко второму входу логического элемента ИЛИ 5 и ко второму входу логического элемента ИЛИ 7. Выход инвертора 8 св зан со входом первого делител  11 частоты и переключател  12 диапазонов.. Выход делител  11 частоты св зан со входом / следующего из п. делителей частрты и соответствующим контактом переключател  12 диапазонов. (На Фиг. 1 изображены два делител  частоты 11 и 13 и переключатель 12 диапазонов на три положени ) . Общий контакт 4 переключател  диапазонов .подключен ко второму входу логического элемента И 6, третьему входу логического элемента И 10 и выходной клемме 14, котора   вл етс  выходом сигнала задержки . Выход логического элемента И 6 подключен к at годной клемме 15, котора   вл етс  выходом сигнала задержки времени. Клемма 3 внешнего сигнала запуска св зана со входом сброса каждого из п делителей частоты (на фиг. 1 делители частоты 11 и 13) .

Анёшоговое реле 1 времени может алть выполнено по любой известной схеме, и, в частности, может быть реализовано на принципе зар да или разр да емкости конденсатора. Единственным ограничением к выбору схемы аналогового реле 1 времени  вл етс  следующее условие - при подаче на вход реле внешнего сигнала запуска на выходе реле времени с задержкой, определ емой врем задающей цепью, устанавливаетс  выходной сигнал, который удерживаетс  только при наличи внешнего сигнала запуска и пропадает одновременно со сн тием последнего.

Логические элементы ИЛИ 5 и 7, логические элементы И 6 и 10 и инверторы 4 и 8 представл ют собой обычные логические схемы, выполненные на полупроводниковых приборах или интегральных схемах.

Узел 9 задержки может быть выполнен на базе линии задержки, интегрирующей RC, -цепи или с использованием любой другой схемы, обеспечивающей задержку переднего фронта входного сигнала на сравнительно незначительное врем .

Делители 11 и 13 частоты представл ют собой обычную .пересчетную схему, выполненную на полупроводниковых приборах или интегральных схемах . Коэффициент делени  делителей 11 и 13 частоты может быть любым, однако дл  удобства работы коэффициент делени  предпочтительно брать равным 10.

Переключатель 12 диапазонов может быть ручным (кнопочным или галетным) или автоматическим (электромеханическим или полупроводниковым).

Многодиапазонное счетно-аналого-вое реле времени работает следующим образом.

При подаче на вход 3 инвертора 4 внешнего сигнала запуска (логического О) на выходе инвертора 4 устанавливаетс  сигнал логической , который подаетс  на первы:е входы элемента ИЛИ 5 и элемента И б, на выходе которого устанавливаетс  сигнал логического О (фиг. 2Ь) . Сигнал логического .О с выхода элемента ИЛИ 5 подаетс  на вход аналогового реле 1 времени, на выходе которого с задержкой, определ емой задатчиком 2 времени, по вл етс  сигнал логического О , который поступает на один из входов элемента ИЛИ 7. Сигнал логической i с выхода элемента ИЛИ. 7 поступает на вход инвертора 8. Сигнал логического с выхода инвертора 8 поступает на счетный вход делител  И . частоты, в младший разр д которого записываетс  единица, и на контакт 1 переключател  12 диапазонов. Когда переключатель 12 находитс  в положении 4-1 сигнал логического О с выхода инвертора 8 поступает на второй вход элемента И б и на выходную клемму 14 (фиг, 2б), а на выходе элемент.а И 6 и на выходной клемме 15 устанавливаетс  сигнал логической (фиг. 2&). Сигнал логической с выхода элемента ИЛИ 7 поступает на вход узла 9 задержки и на первый вход элемента И 10, второй вход элемента И 10 поступает сигнал логической i с выхода узла 9 с задержкой, определ емой параметрами врем задающей цепи узла 9 На третий вход элемента И 10 поступает сигнал логического .О с выхода инвертора 8, и сигнал логической на выходе элемента И 10 не измен ет своего состо ни .

Когда переключатель 12 находитс  в положении 4-2, то на третийвход элемента И 10 поступает сигнал логической и на. выходе элемента И 10 по вл етс  импульс отрицательной пол рности длительность.ю tj (фиг. 2г), который поступает на второй вход элемента ИЛИ 5 и на второй вход элемента ИЛИ 7. На. выходе элемента ИЛИ 5 по вл етс  импульс положительной пол рности длительностью %j, за врем  действи  которого аналоговое реле 1 времени возвращаетс  в исходное состо ние, т.е.. врем задающий конденсатор разр жаетс . Так как на входе 3 остаетс  сигнал, запуска (логичёс1 ий О), торабота устройства продолжаетс  по опи

санному принципу до тех пор, пока делитель 11 частоты не насчитает 10 циклов работы аналогового реле 1 времени, после чего на выходе делич«тел  11 частоты по вл етс  сигнал логического О , который поступает на клемму 14 (фиг. 2 ) , на третий вход элемента И 10 и запрещает формирование импульса отрицательной пол рности на выходе. Сигнал логического О с выхода делител  11 частоты поступает также на второй вход элемента И б, на выходе которо го и на клемме 15 по вл етс  сигнал

(фиг. 2е).

логической

Когда переключатель 12 находитс  в положении 4-3, работа устройства продолжаетс  до тех пор, пока делители частоты 11 и 13 не насчитают 100 циклов работы аналогового реле 1 времени.

Во всех изложенных случа х сигнал логического О на клемме 14 будет, до тех пор, пока на вход 3 (фиг. 2Ь) не подаетс  сигнал логической .

25

Claims (1)

1. Патент Японии № 48-36977,кл . .98/5/3 О (прототип).