Claims (1)
Цель изобретени - повышение точности измерений. Поставленна цель достигаетс тем что в устр1эйство дл сравнени сигна лов напр жени , содержащее два дифференциальных усилител , два источника напр жени , два логических элемента И, логический элемент ИЛИ, выход первого источника напр жени сое динен с неинвертируюощм входом перво го дифференциального усилител и со входом второго источника напр жени , выход которого соединен с инвертирующим входом второго дифференциального усилител , выход которого через первый логический- элемент И соединен с первым входом логического элемента ИЛИ, выход которого соединен с выходной шиной, выход первого дифферен циального усилител через второй логический элемент И соединен со вторым входом логического элемента ИЛИ, вторые входы логических элементов И соединены с первой и второй шинами стробировани , дополнительно введены два дифференциальны : усилител , четыре ансшоговых ключа, логический инвертор, два источника напр жени , элемент задержки и логический элемент ИЛИ, причем входна шина соединена с сигнальными входами первого и второго аналоговых ключей и инвертирующим с неинвертирующим входами .соответственно третьего и четвертого дифференциальных усилителей, выходы которых через дополнительный логический элемент ИЛИ соединены со входом логического инвертора, управл ющими входами первого и второго аналоговых ключей и через элемент задер ки с тpeтьи J входом логического эле мента ИЛИ, выход первого источника напр жени соединен с сигнальным вхо дом третьего аналогового ключа и через первый дополнительный источник напр жени - с неинвертирующим входо первого дополнительного дифференциального усилител , выход второго источника напр жени соединен с сигнальным входом четвертого аналогового ключа и через второй дополнительный источник напр жени - с инвертирующим входом второго дополнительног дифференциального усилител , а выход логического инвертора соединен с чет вертым входом логического элемента ИЛИ и с управл ющими входами третьег и четвертого аналоговых ключей, выходы чётве5 того и второго аналоговых ключей соединены с неинвертирующим входом второго дифференциального уси лител , выход первого и третьего ана логовых ключей соединены с инвертирующим входом первого дифференциального усилител . На фиг. 1 представлена структурна схема устройства; на фиг. 2 - вр менные диаграм1«ы, по сн ющие его работу . Устройство содержит первый 1 и вт рой 2 дифференциальные усилители, пе вый 3 и второй 4 источники напр жени , первый 5 и второй 6 логические элементы И, логический элемент ИЛИ 7, первый 8 и второй 9 дополнительные дифференциальные усилители, аналоговые ключи 10-13, логический инвертор 14, первый 15 и второй 16 дополнительные исто.чники напр же.ни , элемент 17 задержки, дополнительный логический элемент ИЛИ 18, входную 19 и выходную 20 шины, а также две шины стробировани 21 и 22. На фиг. 2 обозначены напр жени 23 и 24 источников 3 и 4, входное на пр жение 25 на шине 19, напр жени 26 и 27 источников 15 и 16, выход .ной сигнал 28 элемента ИЛИ 18, выходные сигналы 29 и 30 ключей 13 и 12, выходные сигналы 31-32 усилителей 2 и 1, выходной сигнсШ 33 элемента 17 сигнал 34 на выходной шине 20. Устройство работает следующим образом . Уровни напр жени 23 и 24,с которыми сравниваетс входное напр жение 25, задаютс источниками 3 и 4. Относительно последних включены два источника 15 и 16 с напр жени ми 26 и 27. Поэтому на входах усилителей 8 и 9 образуетс более широка зона сравнени , и выходной сигнал 28 элемента 18 измен етс в моменты t и t По этому сигналу ключи 10 и 11 замыкаютс , а ключи 12 и 13 размыкаютс так как они управл ютс инверсным сигналом по отношению к сигналу 28. На неинвертирующем и инвертирующем входах усилителей 2 и 1, начина с момента t, возникают сигналы 29 и 30, а на их выходах формируютс сигналы 31 и 32. Дп исключени ложных сигналов, возникающих в моменты t переходных процессов при переключении ключей, в устройстве выходной сигнал формируетс при помощи элемента 17. На его входы, кроме сигналов 31 и 32 от элементов 5 и 6, подаютс сигналы 28 и 33 от элементов 18 и 17, последний уз которых задерживает сигнал 28 на врем , равное установлению переходных процессов на входе усилителей 1 и 2 после срабатывани ключей 10-13. Поэтому на выходной шине 20 сигнал 34 характеризует только моменты tg и t совпадени входного напр жени 25 со сравниваемыми уровн ми напр жени 23 и 24. Как и в известном устройстве входные шины 21 и 22 могут быть использованы дл подачи сигналов стробировани , с помощью которых можно выполн ть дополнительные режимы работы устройства. Таким образом, дифференциальные усилители 1 и 2, которые определ ют моменты сравнени входного сигнала с-задаваемыми уровн ми, при работе устройства не имеют дифференциаль ных сигналов, превышающих напр жени 26 и 27 источников напр жени 15 и 16, так как при наличии значительных дифференциальных сигналов их входы закорочены ключами 12 и 13.Это фактически исключает возникновение теплового дифференциального эффекта, вызывающего в известном устройстве изменение чувствительности и тем самым повышает точность работы устройства сравнени . . Использование дополнительных элем нтов и взаимосв зей их с другими элементами выгодно отличают данное устройство от известного, так как уменьшаетс вли ние теплового дифференциального эффекта на точность работы устройства сравнени . В результате использовани предлагаемой схемы устройства существенно повышаетс точность сравнени сигналов без снижени его быстродействи . Это позвол ет расширить сферу применени такого устройства, например при различных прецезионных и высокоскоростных измерени х амплитудны значений сигналов, а также при иссле довании и испытании аналоговых и циф ровых интегральных схем, и устран ет необходимость разработки специальных быстродействующих прецизионных компараторов и измерительных приборов. Формула изобретени Устройство дл сравнени сигнало напр жени , содержащее два дифферен циальных усилител , два источника н пр жени , два логических элемента И логический элемент ИЛИ, выход перво го источника напр жени соединен с неинвертирующим входом первого дифференциального усилител и со входом второго источника напр жени , в ход которого соединен с инвертирующим входом второго дифференциального усилител , выход которого через первый логический элемент И соедине с первым входом логического элемента ИЛИ, выход которого соединен с в xoднoЯ шиной, выход первого дифференциального усилител через второй логический элемент И соединен со вторым входом логического элемента ИЛИ, вторые входы логических элементов И соединены с первой и второй шинами стробировани ,отличаю1цеес тем, что, с целью повышени точности , в него дополнительно введены два дифференциальных усилител , четыре аналоговых ключа, логический инвертор , два источника напр жени , элемент задержки и логический элемент ИЛИ, причем входна шина соединена с сигнальными входами первого и второго аналоговых ключей, и с инвертирукмдим и неинвертирук цим входами соответственно третьего и четвертого дифференциальных усилителей, вы-. ходы которых через дополнительный логический элемент ИЛИ соединены со вхо дом логического инвертора, управл ющими входами первого и второго аналоговых ключей, .и через элемент задержки с третьим входом логического элемента ИЛИ, выход первого источника напр жени соединен с сигнальным входом третьего аналогового ключа и через первый дополнительный источник напр жени - с неинвертирую .щим входом первого дополнительного дифференциального усилител , выход второго источника напр жени соединен с сигнальным входом четвертого аналогового ключа и через второй дополнительный источник напр жени - с инвертирующим входом второго дополнительного дифференциального усилител , а выход логического инвертора соединен с четвертым входом логического элемента ИЛИ и с управл ющими входами третьего и четвертого аналоговых ключей, выходы четвертого и второго аналоговых ключей соединены с неинвертирующим входом второго дифференциального усилител , выход первого и третьего аналоговых ключей соединены с инвертирующим входом первого дифференциального усилител . Источники информации, прин тые во внимание при экспертизе 1. Зарубежна радиоэлектроника 1976, б, с. 58, рис. 25 (прототип).The purpose of the invention is to improve the measurement accuracy. The goal is achieved by the fact that the device for comparing voltage signals containing two differential amplifiers, two voltage sources, two logical elements AND, a logical element OR, the output of the first voltage source is connected to the non-inverting input of the first differential amplifier and the second voltage source, the output of which is connected to the inverting input of the second differential amplifier, the output of which through the first logic element I is connected to the first input of the logic element and OR, the output of which is connected to the output bus, the output of the first differential amplifier through the second logic element AND is connected to the second input of the logical element OR, the second inputs of the logical elements And are connected to the first and second buses of the gating, two differential inputs are added: four a key, a logic inverter, two voltage sources, a delay element and an OR logic element, with the input bus connected to the signal inputs of the first and second analog switches and inverting with non-inverting inputs. The third and fourth differential amplifiers, the outputs of which are connected via an additional logic element OR to the input of a logic inverter, the control inputs of the first and second analog switches and a delay element with a third input J of the logical element OR, the output of the first source eg is connected to the signal input of the third analog key and, through the first additional voltage source, to the non-inverting input of the first additional differential voltage the second voltage source is connected to the signal input of the fourth analog switch and through the second additional voltage source to the inverting input of the second additional differential amplifier, and the output of the logical inverter is connected to the fourth input of the logic element OR and to the control inputs of the third and fourth analog switches, the outputs of the fourth and second analog switches are connected to the non-inverting input of the second differential amplifier, the output of the first and third analogs These keys are connected to the inverting input of the first differential amplifier. FIG. 1 shows a block diagram of the device; in fig. 2 - time diagrams, which explain his work. The device contains the first 1 and 2 second differential amplifiers, the first 3 and second 4 voltage sources, the first 5 and second 6 logic elements AND, the logical element OR 7, the first 8 and second 9 additional differential amplifiers, analog switches 10-13, logical inverter 14, first 15 and second 16 additional power sources — for example, a delay element 17, an additional logic element OR 18, an input 19 and an output 20 bus, as well as two gate buses 21 and 22. FIG. 2 designates voltages 23 and 24 of sources 3 and 4, input to voltage 25 on bus 19, voltages 26 and 27 of sources 15 and 16, output signal 28 of the element OR 18, output signals 29 and 30 of keys 13 and 12, output signals 31-32 of amplifiers 2 and 1, output signal 33 of element 17, signal 34 on the output bus 20. The device operates as follows. Voltage levels 23 and 24 to which input voltage 25 is compared are specified by sources 3 and 4. Two of the sources 15 and 16 are connected to the latter with voltages 26 and 27. Therefore, a wider comparison zone is formed at the inputs of amplifiers 8 and 9 and the output signal 28 of the element 18 changes at times t and t. According to this signal, the keys 10 and 11 are closed, and the keys 12 and 13 are opened as they are controlled by an inverse signal with respect to the signal 28. At the non-inverting and inverting inputs of amplifiers 2 and 1 Starting from the moment t, signals 29 and 30 appear, and on them in Signals 31 and 32 are formed at the outputs. Duplication of spurious signals occurring at the instants t of transients when switching keys in the device, the output signal is generated using element 17. Signals 28 are sent to its inputs, besides signals 31 and 32, from elements 5 and 6 and 33 from elements 18 and 17, the latter of which delays the signal 28 for a time equal to the establishment of transients at the input of amplifiers 1 and 2 after the operation of the keys 10-13. Therefore, on the output bus 20, the signal 34 characterizes only the moments tg and t of the coincidence of the input voltage 25 with the compared voltage levels 23 and 24. As in the known device, the input buses 21 and 22 can be used to provide gating signals, with which perform additional modes of operation of the device. Thus, differential amplifiers 1 and 2, which determine the moments of the comparison of the input signal with the settable levels, when the device is operated, do not have differential signals that exceed the voltages 26 and 27 of the voltage sources 15 and 16, since in the presence of significant differential their inputs are shorted by keys 12 and 13. This effectively eliminates the occurrence of a thermal differential effect, which causes a change in sensitivity in a known device and thereby improves the accuracy of the comparison device. . The use of additional elements and their interrelations with other elements distinguishes this device from the known one, since the influence of the thermal differential effect on the accuracy of the comparison device is reduced. As a result of using the proposed circuit of the device, the accuracy of the comparison of signals is significantly improved without reducing its speed. This allows you to expand the scope of application of such a device, for example, with various precision and high-speed measurements of the amplitudes of the signal values, as well as research and testing of analog and digital integrated circuits, and eliminates the need to develop special high-speed precision comparators and measuring instruments. Apparatus of Comparison A voltage signal comprising two differential amplifiers, two voltage sources, two logic elements AND an OR element, the output of the first voltage source is connected to the non-inverting input of the first differential amplifier and to the input of the second voltage source, in the course of which is connected to the inverting input of the second differential amplifier, the output of which is through the first logic element AND connected to the first input of the logic element OR, the output of which is soy Inen with a bus, the output of the first differential amplifier is connected via the second logic element AND to the second input of the OR logic element, and the second inputs of the AND logic elements are connected to the first and second gates, which, in order to improve accuracy, are additionally entered two differential amplifiers, four analog switches, a logic inverter, two voltage sources, a delay element and an OR logic element, with the input bus connected to the signal inputs of the first and second analogs key switches, and with inverting and non-inverting inputs of the third and fourth differential amplifiers, respectively, you-. the turns of which are connected through an additional logical element OR to the input of the logic inverter, the control inputs of the first and second analog switches, and through the delay element to the third input of the logic element OR, the output of the first voltage source is connected to the signal input of the third analog switch and through the first additional voltage source - with non-inverting input of the first additional differential amplifier; the output of the second voltage source is connected to the signal input of the fourth analogue via the second additional voltage source — with the inverting input of the second additional differential amplifier, and the output of the logic inverter connected to the fourth input of the OR logic element and to the control inputs of the third and fourth analog switches; the outputs of the fourth and second analog switches are connected to the non-inverting input the second differential amplifier, the output of the first and third analog switches are connected to the inverting input of the first differential amplifier. Sources of information taken into account in the examination 1. Foreign radio electronics 1976, b, c. 58, fig. 25 (prototype).