SU733032A1

SU733032A1 - Analog memory

Info

Publication number: SU733032A1
Application number: SU772547349A
Authority: SU
Inventors: Герман Дмитриевич Бахтиаров; Петр Андреевич Дзарданов
Original assignee: Предприятие П/Я Р-6082
Priority date: 1977-11-28
Filing date: 1977-11-28
Publication date: 1980-05-05

Description

1one

Изобретение относитс к области вычислительной техники и может найти применение при построении аналого-цифровых преобразователей (АЦП), а также при согласовании аналоговых и цифровых устройств в различных системах обработки сигналов.The invention relates to the field of computer technology and can be used in the construction of analog-to-digital converters (ADC), as well as in the coordination of analog and digital devices in various signal processing systems.

Известно аналоговое запоминающее устройство , использующее последовательные аналоговые ключи на бипол рных и полевых транзисторах 1.An analog memory device using serial analog switches on bipolar and field effect transistors 1 is known.

Недостаток таких устройств - сравнительно высокий уровень помех, проход щих через паразитные емкости, что ограничивает как их точность, так и быстродействие.The disadvantage of such devices is the relatively high level of interference passing through the parasitic capacitances, which limits their accuracy and speed.

Известно также аналоговое запоминающее устройство, использующее операционный усилитель и обратную св зь при зар де накопительного конденсатора 2.An analog storage device using an operational amplifier and feedback for charging the storage capacitor 2 is also known.

Недостатки этого устройства - сложность и относительно невысокое быстродействие .The disadvantages of this device is the complexity and relatively low speed.

Наиболее близким по технической сущности к предлагаемому вл етс устройство , которое состоит из входного буферного каскада, аналогового ключа, разделительного элемента, накопительного конденсатора и выходного буферного каскада. Когда ключThe closest in technical essence to the present invention is a device that consists of an input buffer stage, an analog switch, a decoupling element, a storage capacitor, and an output buffer stage. When the key

разомкнут, происходит стробирование исходного сигнала и зар да накопительного конденсатора. Когда ключ замыкаетс , выходной сигнал входного каскада замыкаетс на шину нулевого потенциала и на накопительном конденсаторе сохран етс зар д, оставшийс в момент замыкани ключа. Разделительный элемент, представл ющий собой однонаправленный вентиль (либо диод, либо р-п переход транзистора), необходим дл того, чтобы отделить накопительный кон10 денсатор от ключа в режиме запоминани ЗЗ Недостатками рассмотренного устройст . ва вл ютс относительно невысока точность образовани выборочных значений, котора ограничиваетс в первую очередь разделительным элементом, а также однопол рность устройства, что тоже определ етс наличием разделительного элемента, представл ющего собой однонаправленный вентиль.open, gating of the source signal and charge of the storage capacitor takes place. When the key is closed, the output of the input stage is closed to the zero-potential bus and the charge remaining at the moment the key is closed is retained on the storage capacitor. A separating element, which is a unidirectional valve (either a diode or a pn junction of the transistor), is necessary to separate the storage capacitor from the key in the memory mode of the DZ. Disadvantages of the considered device. The values of sampling values are relatively low, which is primarily limited by the separating element, as well as the unipolarity of the device, which is also determined by the presence of the separating element, which is a unidirectional valve.

Цель изобретени - увеличение точно20 сти образовани выборочных значений и придание устройству свойства работать от бипол рных входных сигналов.The purpose of the invention is to increase the accuracy of sampling values and to make the device work with bipolar input signals.

Поставленна цель достигаетс тем, что в аналоговом запоминающем устройстве.The goal is achieved by the fact that the analog storage device.

содержащем входной усилитель, вход которого соединен со входом устройства, накопительный элемент, например конденсатор, ключ, соединенный с шиной управлени и шиной нулевого потенциала, выходной каскад , например операционный усилитель, выход которого соединен с выходом устройства , ключ соединен с одной обкладкой конденсатора и первым входом операционного усилител , второй вход которого подключен к выходу входного усилител и другой обкладке конденсатора.containing an input amplifier whose input is connected to the device input, a storage element, such as a capacitor, a key connected to the control bus and a zero potential bus, an output stage, such as an operational amplifier whose output is connected to the output of the device, the key connected to one capacitor plate and the first the input of the operational amplifier, the second input of which is connected to the output of the input amplifier and another capacitor plate.

На фиг. 1 изображена структурна схема предложенного устройства; на фиг. 2 - структурна схема операционного усилител .FIG. 1 shows a block diagram of the proposed device; in fig. 2 is a block diagram of an operational amplifier.

Устройство содержит входной усилитель 1, накопительный элемент, например конденсатор 2, ключ 3, операционный усилитель 4 (выходной каскад).The device contains an input amplifier 1, a storage element, such as a capacitor 2, a switch 3, an operational amplifier 4 (output stage).

Устройство работает следующим образом.The device works as follows.

В режиме слежени ключ 3 замкнут и на одной из обкладок конденсатора 2 напр жение отслеживает входное напр жение. Если выходное сопротивление усилител 1 пренебрежимо мало, то напр жение на конденсаторе 2 повтор ет входное напр жение без ошибок слежени . В противном случае по вл ютс некоторые ошибки слежени , присущие аналогичным устройствам и завис щие от соотношени посто нной времени зар да к интервалу стробировани (времени замыкани ключа 3).In the tracking mode, the key 3 is closed and on one of the plates of the capacitor 2 the voltage monitors the input voltage. If the output impedance of amplifier 1 is negligible, the voltage on the capacitor 2 repeats the input voltage without tracking errors. Otherwise, some tracking errors occur inherent in similar devices and depend on the ratio of constant charge time to gating interval (key closure time 3).

Переход в режим запоминани осуществл етс при размыкании ключа 3. Напр жение на другой обкладке конденсатора 2 при этом повтор ет измен ющийс входной сигнал напр жени . Напр жение с обоих обкладок конденсатора 2 подаетс на два входа операционного усилител 4, включенного в режим вычитани . Если коэффициент усилени усилител в разомкнутом состо нии достаточно велик и выполн етс условие Нд/К2 Ra/Ri, то на выходе операционного усилител 4 будет иметь место соотношение:The transition to the memory mode is performed when the key 3 is opened. The voltage on the other plate of the capacitor 2 at the same time repeats the changing input voltage signal. The voltage from both plates of the capacitor 2 is fed to the two inputs of the operational amplifier 4, which is included in the subtraction mode. If the gain of the amplifier in the open state is sufficiently large and the condition Nd / K2 Ra / Ri is satisfied, then the output of the operational amplifier 4 will be:

ивых (IS-la) RVRi,Willows (IS-la) RVRi,

где - напр жени на выходе усилител 1 и другой обкладке конденсатора 2 соответственно (точки а и б на чертеже). ,where is the voltage at the output of amplifier 1 and the other plate of capacitor 2, respectively (points a and b in the drawing). ,

Поскольку переменна составл юща входного сигнала присутствует на обоих входах усилител 4, то на его выходе в этом режиме будет иметь место посто нное напр жение . Это и будет выборочным значением сигнала. Увеличение точности образовани в предоженном устройстве выборочных значений сигнала по сравнению с прототипом обусловлено, в первую очередь, отсутствием разделительного нелинейного элемента между усилителем 1 и конденсатором 2 и возможностью сделать посто нную времени зар да достаточной малой, а также тем, что дл управлени ключом 3, который работает относительно щины нулевого потенциала, требуютс небольшие перепады напр жени . Это существенно уменьшает нелинейную составл ющую апертурной ошибки , вызванную конечность фронта управл ющего строба, а также ошибки, обусловленные пролезанием на конденсатор 2 управл ющих ключом 3 стробов, и нестабильностью остаточных параметров ключа 3 из-за изменени входного сигнала в заданном динамическом диапазоне. Представл ет интерес использование в качестве операционного усилител 4 интегральных компараторов с дифференциальными входами, которые позвол ют выполнить операцию вычитани и получить при этом очень высокое быстродействие.Since the variable component of the input signal is present at both inputs of the amplifier 4, a constant voltage will occur at its output in this mode. This will be the selective value of the signal. The increase in the accuracy of formation of selective signal values in the proposed device as compared to the prototype is due, first of all, to the absence of a separating nonlinear element between amplifier 1 and capacitor 2 and the possibility to make the charge time constant sufficiently small, and also to control key 3, which works in relation to zero potential, small voltage drops are required. This significantly reduces the nonlinear component of the aperture error caused by the finite front of the control strobe, as well as errors caused by the creeping 3 of the control gates 3 and the instability of the residual parameters of the key 3 due to a change in the input signal in a given dynamic range. It is of interest to use as an operational amplifier 4 integral comparators with differential inputs, which allow to perform the operation of subtraction and to obtain at the same time a very high speed.

В операционном усилителе используетс последовательна цепочка компараторов 5. Их можно рассматривать, -например, как аналоговую часть параллельного АЦП. Здесь используетс свойство дифференциальных компараторов 5 реагировать на разность напр жений, поступающий на их входы . Дл того, чтобы это реализовать, входной сигнал с выхода усилител поступает на одни входы компараторов, а на другие их входы подаютс напр жени с отводов резистиБного делител 6, который с одной стороны соединен с промежуточным буферным каскадом 7, г, с другой - с генератором тока 8. В результате на выходе компараторов 5 будет присутствовать проквантованный по величине сигнал, соответствующий выборочному значению его на конденсаторе 2. Дополнителька погрешность квантовани определ етс числом используемых компараторов 5 и законом расстановки уровней квантовани на резистивном делителе 6. При использовании компараторов 5 со стробированием этот результат в виде унитарного кода может быть запомнен сколь угодно долго.The op amp uses a sequential string of comparators 5. They can be viewed, for example, as the analog part of a parallel ADC. Here, the property of differential comparators 5 is used to respond to the difference in voltage applied to their inputs. In order to realize this, the input signal from the amplifier output goes to some inputs of the comparators, and to their other inputs voltage is supplied from the taps of the resistive divider 6, which is connected to the intermediate buffer cascade 7, d, on the other hand, to the generator 8. As a result, at the output of the comparators 5 there will be a quantized signal of the magnitude corresponding to its selective value on the capacitor 2. The additional quantization error is determined by the number of comparators 5 used and the law The installation of quantization levels on the resistive divider 6. When using comparators 5 with gating, this result in the form of a unitary code can be remembered indefinitely.

Скорость работы устройств, измер ема например, максимальной частотон дискретизации , определ етс в этом случае быстродействием используемых компараторов.The speed of operation of the devices, measured, for example, by the maximum sampling frequency, is in this case determined by the speed of the comparators used.

Технико-экономическа эффективность предложенного устройства определ етс тем, что оно позвол ет сочетать в себе простоту аналоговых запоминающих устройств с параллельными ключами с высокой точностью , присущей аналоговым запоминающим устройствам со сложными ключами и обратными св з ми. Так аппаратурна реализаци устройства при прочих равных услови х обходитс в 3-5 раз дешевле известных аналогичных устройств другого типа.The technical and economic efficiency of the proposed device is determined by the fact that it allows to combine the simplicity of analog storage devices with parallel keys with high accuracy inherent in analog storage devices with complex keys and feedback. Thus, the apparatus implementation of the device, all other things being equal, is 3-5 times cheaper than the known similar devices of another type.

Устройство позвол ет уменьшить динамические ошибки параллельного АЦП, использующего современные стробируемые компараторы в 3-5 раз по сравнению со случаем работы без аналогового запоминающего устройства и получить быстродействие,The device allows to reduce the dynamic errors of a parallel ADC using modern gated comparators by a factor of 3-5 compared with the case of operation without an analog storage device and to obtain speed,

Claims

Claim

An analog storage device containing an input amplifier, the input of which is connected to the input of the device, a storage element, such as a capacitor, a key connected to the control bus and the zero potential bus, an output stage, for example, an operational amplifier, the output of which is connected to the output of the device, characterized in that, in order to increase the accuracy of the device, it _s cos key union of one of the plates of the capacitor and the first input of the operational amplifier, the second input of which is connected to the output of the input amplifier and Drew second plate of the capacitor.