SU1571749A1 - Amplifying device - Google Patents

Amplifying device Download PDF

Info

Publication number
SU1571749A1
SU1571749A1 SU884400239A SU4400239A SU1571749A1 SU 1571749 A1 SU1571749 A1 SU 1571749A1 SU 884400239 A SU884400239 A SU 884400239A SU 4400239 A SU4400239 A SU 4400239A SU 1571749 A1 SU1571749 A1 SU 1571749A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
keys
resistor
comparator
Prior art date
Application number
SU884400239A
Other languages
Russian (ru)
Inventor
Вячеслав Иванович Язовцев
Константин Владиленович Егоров
Владимир Николаевич Богатырев
Зоя Мстиславовна Поварницына
Юрий Дмитриевич Ивасенко
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU884400239A priority Critical patent/SU1571749A1/en
Application granted granted Critical
Publication of SU1571749A1 publication Critical patent/SU1571749A1/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относитс  к усилительной технике. Цель изобретени  - повышение точности коэффициента передачи в широком диапазоне синфазных напр жений. Усилительное устройство содержит дифференциальный каскад 1, выполненный на транзисторах 2 и 3, г-ре 4 тока и отражателе тока на транзисторах 5, 6 и 7, а также инвертирующий усилительный каскад 8 с конденсатором 9 компенсации, резисторы 10, 11 и 12, источник 13 опорного напр жени , конденсатор 14, ключи 15-23, компаратор 24, эл-т ИЛИ 25, эл-т И 26 и инверторы 27 и 28. В данном устройстве сравнение на компараторе 24 происходит с входным напр жением, поступающим на его инвертирующий вход через открытый ключ 15. Поэтому напр жение смещени  не зависит от величины синфазного сигнала и определ етс  чувствительностью компаратора 24 и коэффициентом отрицательной обратной св зи /ООС/. В режиме компенсации включена цепь с резистором 12, обеспечивающим высокий коэффициент ООС. В режиме измерени  ключ 22 подключает цепь с резистором 11, обеспечивающим низкий коэффициент ООС. Сопротивление открытых ключей 21 и 22 выбираетс  на три пор дка меньше сопротивлени  резисторов 11 и 12, что обеспечивает повышение точности. 1 ил.The invention relates to amplifier technology. The purpose of the invention is to improve the accuracy of the transmission coefficient in a wide range of common-mode voltages. The amplifying device contains a differential cascade 1, made on transistors 2 and 3, r-re 4 current and current reflector on transistors 5, 6 and 7, as well as an inverting amplifying cascade 8 with compensation capacitor 9, resistors 10, 11 and 12, source 13 the reference voltage, the capacitor 14, the keys 15-23, the comparator 24, the EL of the OR 25, the EL of the 26 and the inverters 27 and 28. In this device, the comparison at the comparator 24 occurs with the input voltage to its inverting input through the public key 15. Therefore, the bias voltage does not depend on the value of the in-phase th signal and is determined by the sensitivity of the comparator 24 and the negative ratio feedback / CAB /. In compensation mode, a circuit with a resistor 12 is switched on, which ensures a high coefficient of environmental protection. In the measurement mode, the switch 22 connects the circuit with a resistor 11, which ensures a low OOS ratio. The resistance of the public keys 21 and 22 is selected by three orders of magnitude less than the resistance of the resistors 11 and 12, which provides increased accuracy. 1 il.

Description

t.t.

Изобретение относитс  к усилительной технике и может использоватьс  при построении аналоговых и аналого- цифровых схем на МДП транзисторах   обработки малых аналоговых сигналов датчиковой аппаратуры.The invention relates to amplifier technology and can be used in the construction of analog and analog-digital circuits on MOS transistors for processing small analog signals of sensor equipment.

Цель изобретени  - повышение точности коэффициента передачи в широком диапазоне синфазных напр жений.The purpose of the invention is to improve the accuracy of the transmission coefficient in a wide range of common-mode voltages.

На чертеже представлена принципиальна  электрическа  схема усилительного устройства.The drawing shows a circuit diagram of an amplifying device.

Усилительное устройство содержит дифференциальный каскад 1, выполненный на первом и втором транзисторах 2,3, генераторе 4 тока и отражателе тока, выполненном на входном, выходном и дополнительном транзисторах 5,6,7, а также выходной инвертирующий усилительный каскад 8 с конденсатором 9 компенсации, первый, второй третий резисторы 10,11,12, источник 13 опорного напр жени , конденсатор f 14, первый, второй, третий, четвертый , п тый, шестой, седьмой, восьмой, дев тый ключи 15 - 23, компаратор 24, элемент ИЛИ 25, элемент И 26, первый,, второй инверторы 27,28, вход 29 дл  подачи тактовых импульсов,The amplifying device contains a differential stage 1, made on the first and second transistors 2, 3, current generator 4 and current reflector made on input, output and additional transistors 5, 6, 7, as well as output inverting amplifier stage 8 with compensation capacitor 9, first, second, third resistors 10,11,12, voltage source 13, capacitor f 14, first, second, third, fourth, fifth, sixth, seventh, eighth, ninth keys 15-23, comparator 24, OR element 25, element 26, first ,, second inverters 27.28, input 29 to supply clock pulses

Устройство работает следующим образомThe device works as follows

Цикл измерени  включает в себ  врем  компенсации и врем  измерени . Все ключи в схеме открываютс  высоким уровнем напр жени . В исходном состо нии на вход управлени  четвертого ключа 18 подаетс  установочный Импульс положительной пол рности, начинающий врем  компенсации и открывающий четвертый ключ 18. В этом режиме п тый ключ 19 закрыт и входной сигнал не проходит на выход. Напр жение положительной пол рности на выходе элемента ИЛИ 25 открывает первый ключ 15, который служат дл  подачи одинакового напр жени  на оба входа дифференциального усилител , и шестой , дев тый ключи 20,23. Третий, седьмой, второй, восьмой ключи 17, 21,16,22 закрыты. Конденсатор 14 разр жаетс  через открытый четвертый ключ 18, при этом дополнительный транзистор 7 закрываетс , и на выходе выходного инвертирующего усилительного каскада по вл етс  предуста- новочное напр жение смещени  положительной пол рности. При этом ширина канала входного транзистора 5 выбиThe measurement cycle includes compensation time and measurement time. All keys in the circuit open with a high voltage level. In the initial state, a control impulse of positive polarity is supplied to the control input of the fourth key 18, the start compensation time and the opening fourth key 18. In this mode, the fifth key 19 is closed and the input signal is not output. The positive polarity at the output of the element OR 25 opens the first key 15, which serves to supply the same voltage to both inputs of the differential amplifier, and the sixth, ninth keys 20,23. The third, seventh, second, eighth keys 17, 21,16,22 are closed. The capacitor 14 is discharged through the open fourth switch 18, with the auxiliary transistor 7 being closed, and a pre-set bias voltage appears at the output of the output inverting amplifying stage. The width of the channel of the input transistor 5

раетс  меньше ширины канала выходного транзистора 6, проводимость соответственно меньше. Подключаемый параллельно дополнительный транзистор 7 позвол ет получать предустановоч- ное напр жение смещени  нул  любого знака изменением напр жени  на его затворе с коэффициентом чувствительности:It is smaller than the channel width of the output transistor 6, the conductivity is correspondingly less. A connected in addition auxiliary transistor 7 makes it possible to obtain a preset voltage of zero displacement of any sign by changing the voltage on its gate with a sensitivity factor:

тг -tg -

4U3M5 7).4U3M5 7).

ли вГ,7li vg, 7

КоосKoos

40. 40

00

5five

00

5five

00

5five

00

5five

W5-,W7W5-, W7

При увеличении отношени  г-/г- увелиLj L7With an increase in the ratio of g- / g- increased Lj L7

чиваетс  коэффициент К, где. W - иирина канала, L - длина канала. При разр де конденсатора 14 уменьшаетс  проводимость дополнительного транзистора 7, в плечах дифференциального каскада по вл етс  напр жение разбаланса, которое поступает через вь одной инвертирующий усилительны, ласкад 8, охваченный обратной свзью через конденсатор 9 компенсации, на неинвертирующий вход компаратора 24 и переключает его на уровень напр жени  положительной пол рности. При поступлении на вход 29 сигнала отрицательной пол рности закрываетс  четвертый ключ 18. Ключи 20,15,23 остаютс  открытыми и уровнем напр жени  положительной пол рности на выходе элемента И 26 открываетс  третий ключ 17. Ключи 16,21,19,22 закрыты. Конденсатор 14 зар жаетс  через открытый третий ключ 17. Когда напр жени  разбаланса в плечах дифференциального каскада 1 мен ет знак, то на выходе компаратора 24, имеющего врем  задержки 100 не, по вл етс  сигнал отрицательной пол рности. При этом закрываютс  ключи 17,15,20,23. На конденсаторе 14 запоминаетс  напр жение , при котором происходит переход напр жени  на выходе усилител  8 через среднюю точку. Ключ 18 остаетс  закрытым, а сигнал положительной пол рности на выходе первого инвертора 27 открывает ключи 21,16,19, 22. Начинаетс  режим измерени , при котором входной сигнал через тракт усилени  проходит на выход. Через ключ 16 поступает на неинвертирующий вход дифференциального каскада 2 опорное напр жение, относительно ко515is the coefficient K, where. W - channel channel, L - channel length. When the capacitor 14 is discharged, the conductivity of the additional transistor 7 decreases, the voltage of the imbalance appears on the shoulders of the differential cascade, which flows through one inverting amplifier, the block 8, covered by feedback through the compensation capacitor 9, to the non-inverting input of the comparator 24 and switches it to voltage level of positive polarity. When the negative polarity signal arrives at the input 29, the fourth key 18 is closed. The keys 20,15,23 remain open and the level of the positive polarity at the output of the element And 26 opens the third key 17. The keys 16,21,19,22 are closed. The capacitor 14 is charged through the open third key 17. When the voltage unbalance in the arms of the differential stage 1 changes sign, then a negative polarity signal appears at the output of the comparator 24 having a delay time of 100. This closes the keys 17,15,20,23. On the capacitor 14, the voltage at which the voltage at the output of the amplifier 8 passes through the midpoint occurs. The key 18 remains closed, and the positive polarity signal at the output of the first inverter 27 opens the keys 21,16,19, 22. A measurement mode starts in which the input signal passes through the amplification path to the output. Via key 16, the non-inverting input of differential cascade 2 is supplied with a reference voltage, relative to k515

торого происходит усилени  входного сигнала. На выходе компаратора 24 сигнал отрицательной пол рности устанавливаетс  до следующей компенсации. Чувствительность компаратора 24 должна быть не хуже (Ucweui-Коос) . Сопротивление открытых ключей 15,16,21, 19,20 пор дка 1 кОм, а ключей 17,18 на пор док больше. Величина емкости конденсатора 14 не так критична, поскольку запоминаетс  эагрубленное напр жение в отличие от методов компенсации , где на конденсаторе запоминаетс  напр жение смещени .Second, the input signal is amplified. At the output of the comparator 24, the negative polarity signal is set to the next compensation. The sensitivity of comparator 24 should be no worse (Ucweui-Koos). Resistance of public keys is 15,16,21,19,20, on the order of 1 kΩ, and 17,18 keys are an order of magnitude greater. The capacitance value of the capacitor 14 is not so critical, since the total voltage is remembered, unlike the compensation methods, where the bias voltage is stored on the capacitor.

В устройстве прототипа, импользу- емом при усилении сигналов, близких к напр жению общей шины и при высоких коэффициентах усилени , переключение компаратора на уровень напр жени  отрицательной пол рности происходит , когда на выходе выходного инвертирующего усилительного каскада 8 устанавливаетс  напр жение, равноеIn the prototype device, used when amplifying signals close to the common bus voltage and at high gain factors, the comparator switches to the negative polarity voltage level when the output voltage of the inverting amplifier stage 8 is set to

ивык U 8х+К оос пор.ком ivyk U 8x + K oos por.kom

U КU K

вat

оосoos

-напр жение на входе,- input voltage,

-коэффициент отрицательной обратной св зиnegative feedback ratio

(КСос 1 + I),(KCos 1 + I),

RR

юYu

UU

- напр жение смещени , фиксируемое переключением компаратора U пор чувствительность компаратора .- bias voltage, fixed by switching the comparator U then the sensitivity of the comparator.

Дл  прототипа при высокой чувствительности компаратора 24 из (1)For prototype with high sensitivity comparator 24 out of (1)

следует (U - ----), что напр жеfollows (U - ----), for example

КTO

оосoos

ние смещени  увеличиваетс  в синфазном диапазоне и при уменьшении Коос. В предложенном устройстве сравнение на компараторе 24 происходит с входным напр жением, поступающим на его инвертирующий вход через открытый ключ 15, поэтому напр жение смещени  не зависит от величины синфазного сигнала и определ етс  чувствительностью компаратора 24 и Коос. В режиме компенсации включена цепь с третьим резистором 12, обеспечивающим .высокий Коос. В режиме измерени  восьмой ключ 22 подключает цепь с вторым резистором 11, обеспечивающим низкий Коае. Сопротивление открытых ключей 22,21 выбираетс  на- 3 пор дка меньшеThe increase in bias increases in the in-phase range and as Coos decreases. In the proposed device, the comparison at comparator 24 occurs with the input voltage supplied to its inverting input through the public key 15, therefore the bias voltage does not depend on the magnitude of the common-mode signal and is determined by the sensitivity of the comparator 24 and Coos. In the compensation mode, a circuit is connected with a third resistor 12, which ensures .high coos. In the measurement mode, the eighth switch 22 connects a circuit with a second resistor 11 providing a low voltage. Resistance of public keys 22,21 is chosen on the order of 3 less

7/, 967 /, 96

сопротивлени  второго, третьего резисторов 11,12.resistance of the second, third resistors 11,12.

Таким образом, в схеме повышаетс  точность коэффициента передачи в широком диапазоне синфазных напр жений и при малых коэффициентах усилени .Thus, in the circuit, the accuracy of the transmission coefficient is improved over a wide range of common-mode voltages and at low gain factors.

Claims (1)

Формула изобретени Invention Formula 10ten Усилительное устройство, выполненное на полевых транзисторах содержащее последовательно соединенные дифференциальный каскад и выходной ин15 вертирующий усилительный каскад, имеющий конденсатор компенсации в цепи обратной св зи, при этом дифференциальный каскад выполнен на первом и втором транзисторах, имеющих однуAn amplifying device made on field-effect transistors containing a series-connected differential stage and an output in15 vertical amplifier stage, having a compensation capacitor in the feedback circuit, while the differential stage is performed on the first and second transistors having one 20 структуру, истоки которых соединены и через генератор тока подключены к первой шине источника питани , затвор первого транзистора  вл етс  инвертирующим входом дифференциального20 the structure, the sources of which are connected and connected through the current generator to the first power supply bus, the gate of the first transistor is the inverting input of the differential 25 каскада и соединен с первым выводом первого резистора, второй вывод которого  вл етс  входом усилительного устройства и через первый ключ соединен с первым выводом второго ключа25 stage and connected to the first output of the first resistor, the second output of which is the input of the amplifying device and through the first switch connected to the first output of the second switch 30 и затвором второго транзистора,  вл ющимс  неинвертирующим входом дифференциального каскада, при этом стоки первого и второго транзисторов соединены соответственно с входом30 and the gate of the second transistor, which is the non-inverting input of the differential stage, while the drain of the first and second transistors are connected respectively to the input ,г и выходом отражател  тока, общий вывод которого подключен к второй шине источника питани , отражатель тока выполнен на входном, выходном и дополнительном транзисторах, имеющих, g and the output of the current reflector, the common output of which is connected to the second power supply bus, the current reflector is made on the input, output and auxiliary transistors having 40 ДРУГУЮ структуру, причем параллельно сток - истоку входного транзистора включен соответственно сток - исток дополнительного транзистора, затвор и исток которого соединены через40 OTHER structure, and parallel to the drain - the source of the input transistor, respectively, the drain - the source of the additional transistor, the gate and the source of which are connected through 45 конденсатор, между первой и второй шинами источника питани  включены последовательно соединенные третий и четвертый ключи, точка соединени  которых подключена к затвору допол50 нительного транзистора, выход выходного инвертирующего усилительного каскада соединен с первым выводом второго резистора, с первым выводом п того ключа, второй вывод которого45, a capacitor, connected between the first and second power supply lines, are connected in series the third and fourth keys, the connection point of which is connected to the gate of the additional transistor, the output of the output inverting amplifier stage is connected to the first output of the second resistor, to the first output of the fifth key, the second output of which 55  вл етс  выходом усилительного уст- , ройства, и с второй шиной источника питани  через последовательно соединенные шестой и седьмой ключи, точка соединени  которых подключена к неин71571749855 is an output of an amplifying device, a device, and with a second power supply bus through serially connected sixth and seventh keys, the connection point of which is connected to the non-power supply 715717498 вертирующему входу компаратора, вы- мой и дев тый ключи, источник опорно- ход которого через элемент И соединенго напр жени , выход которого соеди- с управл ющим входом третьего ключа,нен с вторым выводом второго ключа, через элемент ИЛИ - с управл ющимипри этом инвертирующий вход компара- входами первого и шестого ключей, тора соединен с неинвертирующим вхо- которые через первый инвертор соеди-дом дифференциального каскада, инвер- нены с управл ющими входами второго,тирующий вход которого через восьмой п того и седьмого ключей, при этомключ соединен с вторым выводом второ- управл ющий вход четвертого ключа со- пго резистора, а через последовательно единен с входом дл  подачи тактовыхсоединенные дев тый ключ и третий ре- импульсов, с вторым чходом элементазистор - с выходом выходного инверти- ИЛИ и через второй инвертор - с вто-рующего усилительного каскада, при- рым входом элемента И, .о т л и ч а- чем управл ющие входы восьмого и де- ю щ е и с   тем, что, с целью повы- j в того ключей соединены соответствен- шени  точности, коэффициента передачино с выходом и входом первого инвер- в широком диапазоне синфазных напр -тора, жений, введены третий резистор, восьthe comparator's rotary input, the output and the ninth keys, the source of which is through the AND input voltage, the output of which connects to the control input of the third key, is connected to the second output of the second key, through the OR control the inverting input of the comparator inputs of the first and sixth keys, the torus is connected to the non-inverting inputs of the differential cascade via the first inverter, inverted to the control inputs of the second, the tiing input of which through the eighth and seventh keys, while The key is connected to the second output of the second control input of the fourth switch of the co resistor, and through a serial connection to the clock supply input of the ninth switch and the third pulse, to the second gate the element resistor to the output of the output inverter OR and through the second inverter - from the second amplifying cascade, receiving the input of the element I,. oo and what the control inputs of the eighth and the last and with the fact that, in order to increase the j in that keys are connected respectively - precision, transmission ratio with output and input of the first inversion in a wide range of common mode for example, the generator, the third resistor, eight
SU884400239A 1988-03-29 1988-03-29 Amplifying device SU1571749A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884400239A SU1571749A1 (en) 1988-03-29 1988-03-29 Amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884400239A SU1571749A1 (en) 1988-03-29 1988-03-29 Amplifying device

Publications (1)

Publication Number Publication Date
SU1571749A1 true SU1571749A1 (en) 1990-06-15

Family

ID=21364564

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884400239A SU1571749A1 (en) 1988-03-29 1988-03-29 Amplifying device

Country Status (1)

Country Link
SU (1) SU1571749A1 (en)

Similar Documents

Publication Publication Date Title
EP0294880B1 (en) Differential amplifier and current sensing circuit including such an amplifier
EP1235348A1 (en) Hysteresis circuit
US4581545A (en) Schmitt trigger circuit
Poujois et al. Low-level MOS transistor amplifier using storage techniques
SU1571749A1 (en) Amplifying device
US4110704A (en) Astable multivibrator with temperature compensation and requiring a single supply voltage
JPH0161263B2 (en)
SU1360454A1 (en) Analog storage
SU1350821A1 (en) Amplyfying device
SU943853A1 (en) Analog storage
SU978200A1 (en) Analog memory device
SU748877A1 (en) Analog switching device
JPH0537380A (en) Current cell circuit
SU1383476A1 (en) Distributor
SU1552366A1 (en) Cmos-transistor-base integral comparator
SU786012A1 (en) Pulse generator with electronic retuning of frequency
SU1707789A1 (en) Resistive element tester
SU1406768A1 (en) Gate element
SU1569902A1 (en) Analog memory
SU1327275A1 (en) Push-pull amplifier
SU1506370A1 (en) Analog-discrete voltage converter
SU911625A1 (en) Dynamic storage devicne
SU1196906A1 (en) Integrator
SU809219A1 (en) Device for mudulus determination
SU741279A1 (en) Modulus discriminating device