SU788417A2 - Устройство дл определени скорости телеграфировани - Google Patents

Description

1

Изобретение относитс  к технике электросв зи и может использоватьс  дл  определени  скорости модул ции в синхронных и стартстопных системах св зи.

По основному авт. св. № 577692 известно устройство дл  определени  скорости телеграфировани , содержащее последовательно соединенные преобразователь входных сигналов, блок квантовани , ко второму и третьему входам которого подключены выход генератора опорных частот и управл ющий выход блока выделени  эле  нтарного периода входного сигнала, блок пересчета и блок индикации, а второй выход преобразовател  входных сигналов через формирователь сигнала «Сброс подключен к установочному входу блока выделени  элементарного периода входного сигнала, причем третий выход генератора опорных частот соединен с третьим входом блока пересчета 1.

Однако известное устройство имеет низкую точность определени  скорости телеграфировани .

Цель изобретени  - повышение точности определени  скорости телеграфировани .

Дл  достижени  этой цели в устройство дл  определени  скорости телеграфировани , содержащее последовательно соединенные преобразователь входных сигналов, блок квантовани , ко второму и третьему входам которого подключены выход генератора опорных частот и управл ющий выход блока выделени  элементарного периода входного сигнала, блок пересчета и блок индикации, а второй выход преобразовател  входных сигналов через (})ормирователь сигнала

10 «Сброс подключен к установочному входу блока выделени  элементарного периода входного сигнала, причем третий выход генератора опорных частот соединен с третьим входом блока пересчета, введены дополнительный блок квантовани , дополнительный

5 формирователь сигнала «Сброс, дополнительный блок выделени  элементарного периода входного сигнала, дополнительный счетчик и формирователь сигнала пересчета, при этом выход блока выделени  элементарного периода входного сигнала подсоединен к первому входу блока пересчета через дополнительный счетчик, второй и третий входы которого соединены соответственно с выходом дополнительного блока выделени  элементарного периода входного сигнала и с выходом формировател  сигнала пересчета, первый и второй входы которого соединены соответственно с дополнительным выходом блока выделени  элементарного периода входного сигнала и с допопнительным выходом дополнительного блока выделени  элементарного периода входного сигнала, управл ющий вход и вход которого соединены соответственно с выходом дополнительного формировател  сигнала «Сброс и с выходом дополнительного блока квантовани , первый, второй,и третий входы которого соединены соответственно с первым дополнительным выходом преобразовател  входных сигналов, с четвертым выходом генератора частот и с управл ющим выходом дополнительного блока выделени  элементарного периода входного сигнала, а вход дополнительного формировател  сигнала «Сброс соединен со вторым дополнительным выходом преобразовател  входных сигналов . На чертеже представлена структурна  электрическа  схема предложенного устройства . Устройство дл  определени  скорости телеграфировани  содержит преобразователь 1 входных сигналов; блок 2 квантовани ; генератор 3 опорных частот; формирователь 4 сигнала «Сброс ; блок 5 пересчета; блок 6 индикации; блок 7 выделени  элементарного периода входного сигнала; дополнительный блок 8 выделени  элементарного периода входного сигнала, каждый из которых состоит из реверсивного счетчика 9, дешифратора 10 нулевого состо ни  реверсивного счетчика , элемента 11 пам ти и суммирующего счетчика 12; дополнительный счетчик 13; формирователь 14 сигнала пересчета; дополнительный блок квантовани  15; дополнительный формирователь 16 сигнала «Сброс. Устройство работает следующим образом . Из сигнала, поступающего на преобразователь 1, формируютс  пр моугольные посылки , которые подаютс  на один из входов блоков 2 и 15 квантовани . На второй вход этих блоков подаетс  кварцованна  частота с выхода генератора 3 опорных частот. Пачки импульсов с выхода блоков 2 и 15 поступают одновременно на входы синхронизации суммирующего счетчика 12 и реверсивного счетчика 9. Перва  посылка, заполненна  кварцованной частотой, записываетс  в оба счетчика. Затем сигналом «Сброс, с.формированным путем задержки заднего фронта посылки формирователем 4 и дополнительным формирователем 16, реверсивный счетчик 9 переводитс  в нулевое состо ние, а число, записанное в суммирующем счетчике 12 параллельным кодом, переписываетс  в реверсивный счетчик 9 и элемент 11 пам ти с одновременной установкой суммирующего счетчика 12 в нулевое состо ние. Втора  пачка импульсов записываетс  в суммирующий счетчик 12, а в реверсивном счетчике 9 производитс  считывание числа, обусловленного первой посылкой. Если втора  посылка короче первой, то реверсивный счетчик 9 не доводитс  до нулевого состо ни . Сигнал «Сброс оп ть переводит реверсивный счетчик 9 а нулевое состо ние и переписывает в него число второй посылки с суммирующего счетчика 12. Если треть  посылка по длительности больще второй, то она, считыва  число второй посылки, доводит реверсивный счетчик 9 до нулевого состо ни . Дешифратор 10 запирает блоки 2 и 15 квантовани , запреща  счет всей длительности третьей посылки суммирующим счетчиком 12. Таким образом, в суммирующий счетчик 12 может записатьс  число, равное записанному в реверсивном-счетчике 9, или меньшее, соответствующее более короткой посылке всей предыдущей последовательнос1;и . Процесс анализа входного сигнала повтор етс  с приходом каждой новой посылки. При поступлении посылки минимальной длительности она, записавшись соответствующим числом в суммирующий счетчик 12 и далее - в реверсивный счетчик 9, контролирует все последующие посылки . Информаци  о длительности позитивных посылок с элемента 11 пам ти блока 7 параллельным кодом переписываетс  в дополнительный счетчик 13, а негативных посылок с элемента 11 пам ти блока 8 - последовательным кодом. Формирователь 14 сигнала пересчета сформирует- команду на пересчет при поступлении по одному сигналу «Сброс с формирователей 4 и 16 при условии поступлени  сигнала первым с формировател  4. Таким образом, в дополнительном счетчике 13 записываетс  число, соотвeтcтвy oщee суммарной длительности минимальных посылок из последовательностей «Позитив и «Негатив. Это число, несущее в себе инфо рмацию о длительности двух элементарных посылок принимаемых сигналов , поступает в блок 5 пересчета, который пересчитывает его в число, соответствующее скорости модул ции. Блок 6 индикации высвечивает результат измерени . Таким образом, предложенное устройство обеспечивает точное определение скорости модул ции независимо от наличи  и величины преобладани  в измер емых сигналах , что очень важно при эксплуатации различных оконечных устройств. Определение же скорости модул ции при наличии преобладаний выделением предполагаемой элементарной посылки одной пол рности дает ложный результат. Истинное значение скорости модул ции в этом случае можно получить лишь усреднением двух посылок минимальной длительности, выделенных из позитивной и негативной последовательностей измер емых сигналов.

Claims (1)

1. Формула изобретения

   Устройство для определения скорости телеграфирования по авт. св. № 577692, отличающееся тем, что, с целью повышения точности определения скорости телеграфирова- _s ния, введены дополнительный блок квантования, дополнительный формирователь сигнала «Сброс», дополнительный блок выделения элементарного периода входного сигнала, дополнительный счетчик и формирователь сигнала пересчета, при этом выход бло- Ю ка выделения элементарного периода входного сигнала подсоединен к первому входу блока пересчета через дополнительный счетчик, второй и третий входы которого соединены соответственно с выходом дополнительного блока выделения элементарного периода входного сигнала и с выходом формирователя сигнала пересчета, первый и второй входы которого соединены соответственно с дополнительным выходом блока выделения эле ментарного периода входного сигнала и с дополнительным выходом дополнительного блока выделения элементарного периода входного сигнала, управляющий вход и вход которого соединены соответственно с выходом дополнительного формирователя сигнала «Сброс» и с выходом дополнительного блока квантования, первый, второй и третий входы которого соединены соответственно с первым дополнительным выходом преобразователя входных сигналов, с четвертым выходом генератора опорных частот и с управляющим выходом дополнительного блока выделения элементарного периода входного сигнала, а вход дополнительного формирователя сигнала «Сброс» соединен со вторым дополнительным выходом преобразователя входных сигналов.