Claims (1)
Изобретение откоситс к вычислитель- ной технике, в частности к запоминающим устройствам. Известен адресный коммутатор, содержащий двоичные деши({раторы, выходы которых через усилители подключены к вход ным шинам координатных коммутаторов, каждый из которых выполнен на первых и вторых транзисторах, базы которых попарно объединены и подключены к указанным шинам, первые диоды, катоды которых подключены к соответствующим выходным шинам, вторые диоды, которые вклю чены в пр мом направлении между эмиттерами первых транзисторов и шинами питани , которые через ключи соединены с первой клеммой источника питани , третьи диоды, аноды которых соединены с катодами соответствующих первых диодов, а катоды - с эмиттерами вторых транзисторов lj. Недостатком известного коммутатора вл етс низка надежность, обусловленна необходимостью использовани дополнительных ключей, выполненных, как правило , на транзисторах и диодах, которые включаютс между второй клеммой источника питани и соответствующими шинами питани . Целью изобретени вл етс повышение надежности за счет исключени дополнительных ключей. Это достигаетс тем, что в адресный коммутатор, содержащий двоичные деши4 раторы , выходы которых через усилители подключены к входным шинам координатных коммутаторов, каждый из которых выполнен Н первых и вторых транзисторах, базы которых попарно объединены и подключены к указанным шинам, первые диоды, катоды которых подключены к соответствующим выходным шинам, вторые диоды, которые включены в пр мом направлении между эмиттерами первых транзисторов и шинами питани , которые через ключи соединены с первой клеммой источника питани , третьи диоды, аноды которых соединены с катодами соответствующих первых диодов, а катоды - с эмиттерами вторых транзисторов, введены резисторы, которые включены между коллекторами первых транзисторов и анодами соответствующих первых диодов, а коллекторы вторых транзисторов объединены и подключены непосредственно ко второй клемме источника питани . На чертеже изображен предлагаемый коммутатор. Адресный коммутатор содержит двоичные дешифраторы 1 дл преобразовани ко да адреса в унитарный код, усилители 2, транзисторы 3-10, диоды 11 и 12, обеспечивающие режим работы и распределение сигналов, резисторы 13 и 14, ключи 15 и 16, диоды 17 и 18. Транзисторы 3, 5, 7, 9, подключенные к ним соответствующие диоды 11, 12, резисторы 13, диоды 17 и координатные шины 19 образуют первый координатный коммутатор. Транзис торы 4, 6, 8, 10, подключенные к ним соответствующие диоды 12, резисторы 14 диоды 18, координатные шины 20 образуют второй координатный коммутатор. Шины 21 вл ютс общими дл первого и вт рого координатных коммутаторов. . Выходы усилителей 2 подключены к входным координатных коммутаторов .22-25. Эмиттеры транзисторов 3-1О подключены через диоды 12 и ключи 15, 16 к первой клемме источника 26 питани . Коллекторы транзисторов 4, 6, 7 и 9 соединены со второй клеммой источника 27 питани . При поступлении кода адреса на входы дешифраторов 1 на шинах 22 и 24 или 23 и 25 возникают сигналы, усиленные усилител ми 2, например в виде отрицательных потенциалов. Пусть эти сигналы возникли на шинах 22 и 24. При замыка НИИ ключа 15 от первой клеммы источника 26 через транзистор 3, резистор 13, по шине 21, через нагрузку, например ши ну ферритовой матрицы, по шине 19, че рез транзистор 7 ко второй клемме источ ника 27 потечет ток. При замыкании клю ча 16 (ключ 15 разомкнут) ток потечет от шины 2 6 через транзистор 8, через резистор 14, по шине 20, через нагрузку по шине 21, через транзистор 4, ко второй клемме источника 27, т.е. через нагрузку ток потечет уже в другом направлении . При протекании тока через транзистор 3 суммарное падение напр жени на учас ке база-коллектор транзистора 3, на ди78 74 де 11 и на резисторе 13 смещает диод 12 и переход эмиттер-база транзистора 4 в обратном направлении, что преп тствует ответвлению коллекторного тока транзистора 3 через транзистор 4 ко второй клемме источника 27. При протекании, тока через транзистор 8 суммарное падение напр жени : на участке база-коллектор транзистора 8, на резисторе 14 и на диоде 18 смещает диод 17 и переход эмиттер-база транзистора 7 в обратном направлении, что преп тствует ответвлению коллекторного тока транзистора 8 через транзистор 7 ко второй клемме источника 27. Напр жение -Е1, подаемое на клемму 26, имеет величину несколько большую, чем напр жение на шинах 22-25 при отсутствии сигнала дл надежного запирани транзисторов 3, 5, 8, Ю. Напр жение -Е2, подаваемое на клемму 27, имеет большую величину, чем напр жение -Е1, и зависит от вида нагрузки координатных коммутаторов. Формула из обретени Адресный коммутатор, содержащий Двоичные дешифраторы, выходы которых через усилители подключены к входным шинам координатных коммутаторов, каждый из которых выполнен на первых и вторых транзисторах, базы которых попарно объединены и подключены к указанным шинам, первые диоды, катоды которых подключены к соответствующим выходным шинам, вторые диоды, которые включень в пр мом направлении между эмиттерами первых транзисторов и шинами питани , которые через ключи соединены с первой клеммой источника питани , третьи диоды, аноды которых соединены с катодами соответствующих первых диодов, а катоды - с эмит терами вторых транзисторов, отличающийс тем, что, с целью повышени его надежности, в него введены резисторы ,- которые включены между кол-лекторами йервых транзисторов и анодами соответствующих первых диодов, а коллекторы вторых транзисторов объединены и подключены нелосредственно ко второй клемме источника питани . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР . № 409371, кл. Н 03 К 17/ОО, 30.11.73.The invention is inclined to computing techniques, in particular to storage devices. An address switch is known that contains binary deches ({rators whose outputs through amplifiers are connected to input buses of coordinate switches, each of which is made on the first and second transistors, whose bases are pairwise combined and connected to the specified buses, the first diodes, the cathodes of which are connected to corresponding output buses, the second diodes, which are connected in the forward direction between the emitters of the first transistors and the power lines, which are connected via keys to the first terminal of the power source, the third diodes, and Which odes are connected to the cathodes of the respective first diodes, and the cathodes to the emitters of the second transistors I. The disadvantage of the known switch is low reliability due to the need to use additional switches, usually made on transistors and diodes, which are connected between the second terminal of the power source and corresponding power rails. The aim of the invention is to increase reliability by eliminating additional keys. This is achieved by the fact that the address switch contains binary deshators, the outputs of which are connected via amplifiers to the input buses of the coordinate switches, each of which is made of H first and second transistors, the bases of which are combined in pairs and connected to the specified buses, the first diodes whose cathodes connected to the corresponding output lines, second diodes, which are connected in the forward direction between the emitters of the first transistors and the power lines, which are connected via keys to the first terminal of the power source, tr The network diodes, the anodes of which are connected to the cathodes of the respective first diodes, and the cathodes to the emitters of the second transistors, have been inserted resistors that are connected between the collectors of the first transistors and the anodes of the corresponding first diodes, and the collectors of the second transistors are connected and connected directly to the second power supply terminal. The drawing shows the proposed switch. The address switch contains binary decoders 1 for converting the address code into a unitary code, amplifiers 2, transistors 3-10, diodes 11 and 12, providing the mode of operation and distribution of signals, resistors 13 and 14, switches 15 and 16, diodes 17 and 18. The transistors 3, 5, 7, 9, the respective diodes 11, 12 connected to them, the resistors 13, the diodes 17 and the coordinate buses 19 form the first coordinate switch. The transistors 4, 6, 8, 10, the corresponding diodes 12 connected to them, the resistors 14, the diodes 18, the coordinate buses 20 form the second coordinate switch. Tires 21 are common to the first and second coordinate switches. . The outputs of the amplifiers 2 are connected to the input coordinate switches .22-25. The emitters of transistors 3-1О are connected via diodes 12 and switches 15, 16 to the first terminal of power supply 26. The collectors of transistors 4, 6, 7 and 9 are connected to the second terminal of the power source 27. When the address code arrives at the inputs of the decoder 1 on buses 22 and 24 or 23 and 25, signals are amplified by amplifiers 2, for example, in the form of negative potentials. Let these signals appear on buses 22 and 24. When the scientific research institute closes key 15 from the first terminal of source 26 through transistor 3, resistor 13, via bus 21, through a load, such as ferrite bus, through bus 19, through transistor 7 to the second source 27 will flow. When the key 16 is closed (key 15 is open), the current flows from bus 2 6 through transistor 8, through resistor 14, through bus 20, through load across bus 21, through transistor 4, to the second terminal of source 27, i.e. through the load current will flow in another direction. When current flows through transistor 3, the total voltage drop across the base-collector section of transistor 3, diode 74 and 11 and resistor 13 biases diode 12 and the emitter-base transition of transistor 4 in the opposite direction, which prevents the collector current branch of transistor 3 through the transistor 4 to the second terminal of the source 27. When current flows through the transistor 8, the total voltage drop: at the base-collector section of the transistor 8, at the resistor 14 and at the diode 18 biases the diode 17 and the emitter-base transition of the transistor 7 in the opposite direction, what PR persists branch of the collector current of the transistor 8 through the transistor 7 to the second terminal of the source 27. The voltage -E1 applied to terminal 26 has a value slightly greater than the voltage on the buses 22-25 in the absence of a signal for reliably locking the transistors 3, 5, 8, Y. The voltage -E2 applied to terminal 27 is larger than the voltage -E1, and depends on the type of load of the coordinate switches. Formula from the acquisition Address switch containing Binary decoders whose outputs through amplifiers are connected to input buses of coordinate switches, each of which is made on the first and second transistors, the bases of which are combined in pairs and connected to the specified buses, the first diodes whose cathodes are connected to the corresponding output buses, second diodes, which are connected in the forward direction between the emitters of the first transistors and the power buses, which are connected via keys to the first terminal of the power source, a third diodes, the anodes of which are connected to the cathodes of the respective first diodes, and the cathodes - with the emitters of the second transistors, characterized in that, in order to increase its reliability, resistors are inserted in it - which are connected between the collectors of the Nerve transistors and the anodes of the corresponding first diodes The collectors of the second transistors are connected and connected directly to the second terminal of the power supply. Sources of information taken into account in the examination 1. USSR author's certificate. No. 409371, cl. H 03 K 17 / OO, 30.11.73.
юYu
20 19 2120 19 21
тt
/тТ/б / tt / b
/71/S -ЙНФ/ 71 / S-INF
// /J// / J