Claims (2)
Изобретение относитс к электротехнике, в частности к усилительным схемам с дифференциальным входом. Известен дифференциальный усилительный каскад на четырех бипол рных транзисторах , включенных по схеме Дарлингтона , с дополнительными источниками тока в цеп х эмиттеров входных транзисторов 1. Недостатки устройства заключаютс в ограничении максимальной величины выходного тока значением, равным сумме токов основного и дополнительных источников, и .повышенной величине напр жени смещени нул . Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс дифференциальный усилительный каскад на двух бипол рных транзнсторах , соединенных эмиттерами, подключенными к источнику тока 2. Недостаток такого каскада заключаетс в ограничении максимального выходного тока величиной, заданной источником тока. Цель изобретени - увеличение максимальной величины выходного тока. Поставленна цель достигаетс тей, что в дифференциальный усилительный каскад, содержащий бипол рные транзисторы, эмиттеры которых присоединены к источнику тока дополнительно введены полевые транзисторы , каналы которых включены параллельно источнику тока, а затворы соединены с базами соответствующих бипол рных транзисторов . На чертеже представлена принципиальна электрическа схема предлагаемого устройства . В дифференциальном усилительном каскаде бипол рные транзисторы 1 и 2 эмиттерами подсоединены к источнику 3 тока , дополнительно введениые полевые транзисторы 4 и 5 каиалами включены параллельно указанному источнику тока, а затворы их соединены с базами соответствующих бипол рных транзисторов 1 и 2. Пороговое напр жение транзисторов 4 и 5 выбрано меньшим напр жени эмиттербазовых переходов транзисторов 1 и 2 при отсутствии дифференциального сигнала. Устройство работает следующим образом . Входной дифференциальный сигнал увеличивает напр жение UsCi эмиттер-базового перехода одного из бипол рных транзисторов , например 1, и уменьшает напр жение эмиттер-базового перехода другого транзистора 2. Когда напр жение Уэб становитс меньше порогового, соответствующий полевой транзистор 5 начинает отпиратьс и увеличивает суммарный ток эмиттеров транзисторов 1 и 2, а следовательно, и максимальный выходной ток. Максимальное увеличение тока определ етс теперь поперечным сечением канала полевого транзистора и может превышать ток источника 3 в несколько сот раз. Данна схема не требует напр жени смещени нул . Предлагаемый усилительный каскад мо жет найти применение в быстродействующих дифференциальных и операциониых. усили- 15 тел х с малым потреблением тока в режиме поко . 5 J. Формула изобретени Дифференциальный усилительный каскад, содержащий бипол рные транзисторы, эмиттеры которых присоединены к источнику тока , отличающиес тем, что, с целью увеличени максимальной величины выходного тока , в него дополнительно введены полевые транзисторы, каналы которых включены параллельно источнику тока, а затворы соединены с базами соответствующих бипол рных транзисторов. Источники информации, прин тые во внимание при экспертизе 1. Аналоговые интегральные схемы. Под РРД. Д. Коннели. М., «Мир, 1977, с. 75 ( фиг. 3.7) и 105 (фиг. 3.26). The invention relates to electrical engineering, in particular to differential input amplification circuits. The differential amplifying cascade is known on four bipolar transistors connected according to the Darlington scheme with additional current sources in the emitters of the input transistors 1. The drawbacks of the device are limiting the maximum value of the output current to a value equal to the sum of the currents of the main and additional sources and an increased value bias voltage zero. The closest to the proposed technical essence and the achieved result is a differential amplifier stage on two bipolar transistors connected by emitters connected to current source 2. The disadvantage of this stage is to limit the maximum output current to the value specified by the current source. The purpose of the invention is to increase the maximum value of the output current. The goal is to achieve that in the differential amplifier cascade containing bipolar transistors, the emitters of which are connected to the current source, additional field-effect transistors are introduced, the channels of which are connected in parallel with the current source, and the gates are connected to the bases of the corresponding bipolar transistors. The drawing shows a circuit diagram of the proposed device. In the differential amplifier stage, the bipolar transistors 1 and 2 are emitters connected to a current source 3, additionally introduced field-effect transistors 4 and 5 are connected in parallel with the indicated current source, and their gates are connected to the bases of the corresponding bipolar transistors 1 and 2. Threshold voltage of transistors 4 and 5 is selected at a lower voltage of the emitter base transitions of transistors 1 and 2 in the absence of a differential signal. The device works as follows. The input differential signal increases the voltage of the UsCi emitter-base transition of one of the bipolar transistors, for example 1, and reduces the voltage of the emitter-base transition of the other transistor 2. When the Web voltage becomes less than the threshold voltage, the corresponding field-effect transistor 5 starts to unlock and increases the total current emitters of transistors 1 and 2, and hence the maximum output current. The maximum current increase is now determined by the cross section of the field-effect transistor channel and can exceed the current of source 3 several hundred times. This circuit does not require a bias voltage of zero. The proposed amplifier cascade can be used in high-speed differential and operational. force - 15 bodies x with low current consumption in quiescent mode. 5 J. Invention Differential amplification cascade containing bipolar transistors, the emitters of which are connected to a current source, characterized in that, in order to increase the maximum value of the output current, field-effect transistors are added to it, the channels of which are connected in parallel with the current source and the gates connected to the bases of the corresponding bipolar transistors. Sources of information taken into account in the examination 1. Analog integrated circuits. Under the RRD. D. Connelly. M., “Peace, 1977, p. 75 (Fig. 3.7) and 105 (Fig. 3.26).
2. То же, с. 72, фиг. 3.5 (прототип).2. The same with 72, FIG. 3.5 (prototype).