SU459780A1

SU459780A1 - Pulse operational amplifier

Info

Publication number: SU459780A1
Application number: SU1989628A
Authority: SU
Inventors: Лев Петрович Домнин
Original assignee: Предприятие П/Я Р-6644
Priority date: 1974-01-07
Filing date: 1974-01-07
Publication date: 1975-02-05

Description

1one

Изобретение относитс к усилительной технике , в частности, к импульсным (широкополосным ) усилител м и может быть использовано в цифровых и аналоговых вычислительных машинах.The invention relates to amplifier technology, in particular, to pulsed (broadband) amplifiers and can be used in digital and analog computers.

Известны импульсные операционные усилители , содержащие транзисторный входной каскад, выполненный по дифференциальной схеме, к коллектору транзистора каждого из плеч которой подключен нагрузочный диод, к общей эмиттерной цепи входного каскада присоединен коллектор транзистора первого источника тока входного каскада, между базой и эмиттером которого включен диод смещени , последовательно соединенные каскад смещени уровн и выходной каскад. Pulse operational amplifiers are known that contain a transistor input stage made in a differential circuit, a load diode is connected to the collector of each of the arms, and a collector of the first current source of the input stage is connected to the common emitter circuit of the input stage, and the offset diode is connected between the base and the emitter, a series connected displacement stage and an output stage.

Однако известные импульсные операционные усилители обладают малым быстродействием , слабой помехоустойчивостью и низким коэффициентом усилени .However, the known pulsed operational amplifiers have low speed, low noise immunity and low gain.

Предложенное устройство отличаетс от известных тем, что в него введены нагрузочные транзисторы и дополнительный транзисторный каскад, выполненный по дифференциальной схеме с источником тока на транзисторе, к коллектору транзистора каждого из плеч которой подключен коллектор нагрузочного транзистора. База нагрузочного транзистора первого плеча соединена с коллектором транDoro плеча входного каскада, базаThe proposed device differs from the known ones by introducing load transistors and an additional transistor cascade, made in a differential circuit with a current source at the transistor, to the collector of the transistor of each of the arms of which the collector of the load transistor is connected. The base of the load transistor of the first arm is connected to the collector of the trans-Doro arm of the input stage, the base

которого подключена к базе транзистора второго плеча дополнительного каскада. База нагрузочного транзистора второго плеча дополнительного каскада соединена с коллектором транзистора первого плеча входного каскада, база которого подключена к базе транзистора первого плеча дополнительного каскада. Эмиттеры транзисторов дополнительного каскада соединены с коллектором транзистора дополнительного источника тока, база которого присоединена к базе транзистора источника тока входного каскада. Коллекторы нагрузочных транзисторов подключены ко входам каскада смещени уровн .which is connected to the base of the transistor of the second shoulder of the additional cascade. The base of the load transistor of the second arm of the additional cascade is connected to the collector of the transistor of the first arm of the input cascade, the base of which is connected to the base of the transistor of the first arm of the additional cascade. The emitters of the transistors of the additional stage are connected to the collector of the transistor of the additional current source, the base of which is connected to the base of the transistor of the current source of the input stage. The load transistor collectors are connected to the inputs of a level bias cascade.

Это позволило повысить быстродействие, помехоустойчивость и коэффициенты усилени импульсного операционного усилител .This made it possible to increase the speed, noise immunity and gain factors of a switching op amp.

Блок-схема усилител приведена на чертеже .The block diagram of the amplifier is shown in the drawing.

Усилитель содержит транзистор 1 первого плеча входного каскада, транзистор 2 второго плеча этого каскада, транзистор 3 источника тока входного каскада, транзистор 4 дополнительного источника тока, диод смещени The amplifier contains a transistor 1 of the first shoulder of the input stage, a transistor 2 of the second shoulder of this stage, a transistor 3 of the current source of the input stage, a transistor 4 of an additional current source, a bias diode

5, транзистор 6 первого плеча дополнительного каскада, транзистор 7 первого плеча этого каскада, нагрузочные транзисторы 8 и 9, нагрузочные диоды 10 и И, каскад смещени уровн 12 и выходной каскад 13.5, the transistor 6 of the first arm of the additional stage, the transistor 7 of the first arm of this stage, the load transistors 8 and 9, the load diodes 10 and I, the level bias stage 12 and the output stage 13.

Усилитель работает следующим образом.The amplifier works as follows.

Дифференциальный сигнал, поданный на входы импульсного операционного усилител , усиливаетс парой транзисторов 6 и 7 и поступает на коллекторы нагрузочных транзисторов 8 и 9, вл ющихс динамической нагрузкой транзисторов 6 и 7.The differential signal applied to the inputs of the switching op amp is amplified by a pair of transistors 6 and 7 and fed to the collectors of the load transistors 8 and 9, which are the dynamic load of the transistors 6 and 7.

Одновременно дифференциальный сигнал поступает на базы транзисторов 1 и 2, усиливаетс ими, выдел етс на нагрузочных диодах 10 и 11, поступает на базы транзисторов 6 и 7, вл ющихс динамической нагрузкой транзисторов 8 и 9.At the same time, the differential signal is fed to the bases of transistors 1 and 2, amplified by them, separated on the load diodes 10 and 11, goes to the bases of transistors 6 and 7, which are the dynamic load of transistors 8 and 9.

Дважды инвертированный по фазе синфазный сигнал складываетс на коллекторах транзисторов 6 и 7 с первоначально усиленным ими сигналом. Так как дифференциальное сопротивление коллекторных цепей транзисторной динамической нагрузки велико, то усиление входного и дополнительного дифференциальных каскадов достигает величины, равной 10000-50000.The twice-phase inverted common mode signal is added to the collectors of transistors 6 and 7 with the signal initially amplified by them. Since the differential resistance of the collector circuits of the transistor dynamic load is large, the amplification of the input and additional differential stages reaches a value equal to 10,000-50000.

Далее сигнал ноступает на входы каскада смещени уровн 12, где дополнительно усиливаетс и подаетс на выходной каскад 13.Further, the signal arrives at the inputs of the stage of the bias level 12, where it is additionally amplified and fed to the output stage 13.

Сигналы помехи поступают на входы операционного усилител в одинаковой фазе и имеют равную амплитуду. В этом случае источники тока на транзисторах 3 и 4 вл ютс эмиттерными сопротивлени ми, а так как дифференциальное сопротивление этих источников велико, то действие отрицательной обратной св зи направлено против усилени сигнала помехи. Инвертированный по фазе сигнал с коллекторов транзисторов 1 и 2 поступает на нагрузочные диоды 10 и 11 и базы транзисторов 8 и 9, вторично инвертируетс на коллекторах транзисторов 8 и 9, складываетс в противофазе с сигналом, выдел ющимС на коллекторах 11ранзи€торов 6 и 7 и при этом подавл етс .Interference signals arrive at the inputs of the op amp in the same phase and have equal amplitude. In this case, the current sources on transistors 3 and 4 are emitter resistances, and since the differential resistance of these sources is large, the effect of negative feedback is directed against the amplification of the interference signal. The phase inverted signal from the collectors of transistors 1 and 2 is applied to load diodes 10 and 11 and the bases of transistors 8 and 9, is again inverted at collectors of transistors 8 and 9, is folded out of phase with the signal extracted from collectors 11 of transistors 6 and 7 and it is suppressed.

Таким образом, происходит подавление сигнала помехи как в эмиттерных цеп х дифференциальных пар, так и в коллекторных цеп х плеч этих пар.Thus, the interference signal is suppressed both in the emitter circuits of the differential pairs, and in the collector circuits of the arms of these pairs.

Применение активных динамических нагрузок определ ет высокое быстродействие усилительного каскада, обеспечива высокую скорость нарастани фронтов усиливаемого импульсного сигнала.The use of active dynamic loads determines the high speed of the amplifier stage, providing a high rate of rise of the edges of the amplified pulsed signal.

Предмет изобретени Subject invention

Импульсный операционный усилитель, содержащий транзисторный входной каскад, выполненный по дифференциальной схеме, к коллектору транзистора каждого из плеч которой подключен нагрузочный диод, к общейA pulsed operational amplifier containing a transistor input stage, made according to a differential circuit, to the collector of the transistor of each of the arms of which a load diode is connected, to a common

эмиттерной цепи входного каскада присоединен коллектор транзистора источника тока входного каскада, между базой и эмиттером которого включен диод смещени , последовательно соединенные каскад смещени уровн the emitter circuit of the input stage is connected to the collector of the transistor of the current source of the input stage, between the base and the emitter of which a bias diode is connected, connected in series with a level bias stage

и выходной каскад, отличающийс тем, что, с целью повышени быстродействи и помехоустойчивости, введен дополнительный транзисторный каскад с источником тока на транзисторе и нагрузочными транзисторами,and an output stage, characterized in that, in order to improve speed and noise immunity, an additional transistor stage is introduced with a current source at the transistor and load transistors,

выполненный по дифференциальной схеме, к коллектору транзистора каждого из плеч которой подключен коллектор нагрузочного транзистора, база нагрузочного транзистора первого плеча соединена с коллектором транзистора второго плеча входного каскада, база которого подключена к базе транзистора второго плеча дополнительного каскада; база нагрузочного транзистора второго плеча дополнительного каскада соединена с коллекторомmade according to the differential scheme, the collector of the load transistor is connected to the collector of the transistor of each of the arms, the base of the load transistor of the first shoulder is connected to the collector of the transistor of the second shoulder of the input cascade, the base of which is connected to the base of the transistor of the second shoulder of the additional stage; the base of the load transistor of the second arm of the additional stage is connected to the collector

транзистора первого плеча входного каскада, база которого подключена к базе транзистора первого плеча дополнительного каскада; эмиттеры транзисторов дополнительного каскада соединены с коллектором транзистораthe transistor of the first arm of the input stage, the base of which is connected to the base of the transistor of the first arm of the additional stage; additional cascade emitters are connected to the transistor collector

дополнительного источника тока, база которого присоединена к базе транзистора источника тока входного каскада, коллекторы нагрузочных транзисторов подключены ко входам каскада смещени уровн .An additional current source, the base of which is connected to the base of the transistor of the input stage current source, the collectors of the load transistors are connected to the inputs of the level bias stage.

гттйgty

5five