SU776475A1 - Способ управлени тиристорами переключател питани и устройство дл его осуществлени - Google Patents

Abstract

1. Способ управлени  тиристорами переключател  питани m-фазной нагрузки переменного напр жени , заключающийс  в том, что снимают управл ющие сигналы со встречно-параллельных тиристоров основной сеИ ти и одновременно подают управл ющие сигналы на тиристоры резервной сети, отличающийс  тем, что, -с целью повышени  надежности работы переключател  при повыменин быстродействи  переключени  при отклонении параметров основной сети, подают управл ющие сигналы на тиристоры резервной сети, пол рность которых совпадает с проводимостью открытых тиристоров основной сети, -после Прекращени  проводимости тиристора основной сети в каждой фазе подают .сигнё1л включени  на тиристор резервной сети противоположной провЬдимости , причем в случае пробо  i тиристора основной сети .запрещают переключение на резервную сеть, а в (Л случае пробо  тиристора резервной сети переключают с основной сети на резервную. л 4 ел

Description

2, Устрбйство ДЛЯ ос5гмествлени  .способа по п. 1, содержащее блоки. уПраэлбййЯ йристОрами по числу тиристоров , блоки токовой защиты, датчики напр жени  и датчики проводимости каждого тиристора, причем выходы этих блоков и датчиков подключены ко входам логических схем каждой сети, а выходы логических схем подключены ко входам блоков управлени  тиристорами и к соответствующим входам логической схемы другой сети,

Изобретение относитс  к способам управлени  низковольтными электриче скими бескОй тактйыми аппарМтами, а именно к способам переключени  наг- ки перёме-иного напр жени  на дру 17рй источник питани  при отклонении па аМётрОй питающей cefn основного от Ддпустйкьйс йрйёдёйов. УсёроЙствО/ реализующее этЬт способ может широко использоватьс  в Области э/гектрОснабженй  ответственных потреби теплей, не допускан цих niepe рыйа питани  более половины периода питающего напр жени . Известен способ пёрё шюЧёНй  наг рузки на резервный синхронный источ ник Cl3 на Оснбве использовани  бесконтактных ус р ойстёё6 Вс тречШ-п1раплёль1«5 «й тиристорами, управл немыми ийпульсами, формирую1ф1мис  в блоках выходных каскадов, заданной длительностей «f ИОл рн6с тй1 в соответствии с колшутируемым с потаыи напр жением дл  каждой фазы. Данный способ реализуетс  с йспользойанйем статичестсйх nipeo6paзователей и статического переключател  Нд резервную сеть, беновй&  структурна  схема содерШт два канада электроснабжени  потребителей. Основной канал обеспечива ет посто нное и непрерывное электропигание Г в жёсТких пределах допуртимого откло нени . В случае ювеоДй из стро  оборудовани  ocflOBHOtb канала, происходит перёключёниенйгрузкй на резервный канал. . 1 -- - - Недоста;тками указанного технического решени  Явл ютс : усл нение KaHanta дл  выполнени  трёбо1ваний СИНХРОННОСТИ ИЧ;точников; об эательное наличие только синхронных источников на входе Ст Йти Шд одаереклю чател ; недостаточна  надежность прН повреждении тиристоров статического переключател . Известен также способ управлени  тиристорами переключател  питани  т-фазной нагрузки п ; енаогЬ напр  жени  Г2 Д, заключающийс  в том, что снимают управл ющие сй1 вжй ыГсо встречно-параллельных тиристоров каждой фазы Основной сети и одновременно подают управл ющие на Тиристоры резервной сети, пол рность которых совпадает с пол рностью тока потребител , при этом сигналы управлени  подают сначала на тиристоры , пол рность которых совпадает с пол рностью тока потребител  в Момент равенства величины напр жени  основной и резервной Сети в каждой фазе, а затем после первого равенства тока нулю, подают сигналы управлени  на тиристоры обОих пол рностей. Данный спосО|б  вл етс  нанбоЛее близким к описываемому изобретению по технической сущности и достигаемому результату. Способ осуществл ют устройством, содержащим -встречно-параллельные тиристоры в m -фазах обоих источников, объединенных на нагрузке, блоки управлени  тиристорами , блокн токовой защиты, датчики напр жени  и логические схемы каждой сети, входы логических схем подключены К Выходам блока токовой защиты и датчикам напр жени , а выходы к блокам управлени  соответствующего тНристора. Недостатками известного технического решени   вл ютс  ннзка . надежность переключател  при получении сигналов о работе тиристоров по дат-; чикам,тока потребител : при пробое , в тиристорах основной И резервной сети Даже при синхронных источниках в момент переключени  происходит отказ переключател , при пробое при несинхронных источниках потребитель тер ет питание; трудность реализации датчиков нул  тока потребител  дл  оценки работы на уровне токов удерживани  тиристоров, необходимость подачи сигналов управлени  в момент равенства велнчины напр жени  Основной и рез,ервной сети, что может увеличить врем  переключени . Целью изобретени   вл етс  повышение надежности работы переключател  при повшаении быстродействи  переключени  при отклонении параметров основной сети. Указанна  цель достигаетс  при реализации способа управлени  тири- i cTOpawet переключател  питани  tn -фазной нагрузки переменного напр жени  состо щего в том, что снимают управ л ющие сигналы со встречно-параллел ных тиристоров основной сети и одновременно подают управл ющие сигна лы на тиристоры резервной сети, Предлагаемый способ отличаетс  тем, что подают управл ющие сигналы на тиристоры резервной сети, пол рность которых совпадает с проводимостью открыти  тиристоров основной сети, после прекращени  проводимости тиристора основной сети в каждо фазе подают сигнал включени  на ти .ристор резервной сети противоположной проводимости, причем в случае пробо  тиристора основной сети запрещают переключение на резервную сеть, а в случае пробо  тиристора резервной сети переключают с основной сети на резервную. Такой способ может быть осуществ лен новым устройством, содержащим блоки управлени  тиристорами по чис Лу тиристоров, блоки токовой защиты датчики напр жени  и датчики проводимости каждого тиристора, причем выходы этих блоков и датчиков подключены ко входам логических схем каждой сети, а выходы логических схем подключены ко входам блоков управлени , тиристорами и к соответ ствующим входам логической схемы другой сети., На фиг. 1 изображена блок-схема устройства, реализующего способ переключени  нагрузки переменного нап р жени , (показана одна фаза); на фиг. 2 - электрическа  схема блока логики переключател  питани  переменного напр жени ; на фиг. 3 - вре менные потенциальные диаграммы, по сн ющие работу устройства при пере лючении. Блок схема содержит источник 1 питани  переменного напр жени , трансформатор 2 датчика напр жени ,. датчик 3 напр жени , который выполнен по общеизвестной схеме,-датчики 4 и 5 проводимости тиристоров, которые выполн ютс  в виде датчиков тока, фиксирующих открытое и закрытое состо ние тиристоров, причем уровень тока фиксации должен быть, меньше тока удерживани  тиристора. Предпочтительно использование датчика в высокочастотного генератора , замкнутого на тиристор. Возможно выполнение датчиков-про водимости Тиристоров в виде датчико напр жени ,/фиксирующих пол рностьи уровень напр жени  на тиристорах. Схема также содержит силовые тиристоры 6, 7 переключател , блоки 8 9 управлени  тиристорами, этн блоки могут быть выполнены по любой из известных схем, позвол ющей формировать широкий импульс управлени  на .тиристорах , трансформатор 10 тока; блок 11 токовой защиты; логическую схему 12 управлени , эта схема построена на базе логических элементов, распространенных серий, нагрузку 13, ключ 14 переключени  приоритета; источник 15 сигнала логической единицы (штрих на чертеже обозначает., элементы схемы второго источника) . Электрическа  схема содержит комбинационный логический элемент И 16 с трем  входами, причем второй вход - инверсный; комбинационный логический элемент ИЛИ 17 с двум  входами, причем первый вход инверсный; инвертор 18; логические элементы ИЛИ 19, 20, 21, 22) к-омбинационные логические элементы И 23, 24, 25 с двум  входами, поичем первый вход - инверсный; комбинационные логические элементы 26, 27 задержки с инверсным выходом, причем задержка вноситс  только при переходе входного сигнала из состо ни  логической в состо ние логического О; логические элементы И. 28, 29i 30, 31 с двум  входами; логический элемент ИЛИ 32 с трем  входами; одновибратор 33 с инверсным выходом; триггеры 34 и 35, причем первый вход - вход R, второй - вход S; генератор 36 сигнала логической единицы; кнопку 37 сброса триггера 35 в нулевое состо ние . Устройство работает следующим образом,. Ключом 14 приоритета от источника 15 логического сигнала включаетс  любой тиристорный ключ (6, 7) или (6 , 7) и нагрузка 13 подключаетс  к соответствующему источнику питани . При отклонений уровн  напр жени  на источнике питани  схема датчика напр жени  (2, 3) подает логический сигнал на входы схем 12, 12 дл  отключени  тиристоров одного источника и включени  второго. В момент прохождени  сигнала на отключение логическа  схема 12 от датчиков проводимости (4, 5) получает информацию о провод щем тиристоре 6 или 7. При провод щем тиристоре 6 логическа  схема 12 подает выходной импульс на тиристор той же проводимости 6 , при провод щем тиристоре 7 - на тиристор 7 . При прекращении тока через отключаемый тиристор подаетс  команда на второй тиристор вновь включенного источника. Таким образом, схема обеспечивает переключение с одного источника на другой за половину периода при несинхронных и несинфазных источниках к практически без перерыва при син-

: iwr-№i%u-:Ars- -jri:;it;:Кронных и синфазных источниках пита ни . Дополни-Гельные данные приведе ны на фиг, 3. , При пробое тйристора резервного %агб Т ГиКа 1пГа дг11«  рЪТ9 дайо сти дает логический сигнал в с;хему 12 , кото ра  вырабатывает команду наотклю ченйе pEjecffSScaef о тирЙсТ Шго ком мутатора и 11к ючает резервный источ ник питани . При этомприводитс  пе реключение с блокиро;вкой максималь боковой а1Шгг1а 1Й ШшзЙну пери -бда 4afftaTtf&ёти ™ --- n-pr po-6 lWfe Horo - ««- 3c oWflT iraWrftn15( дёл ет егонеисправность и логичеека  схема 12 вырабатывает команду запрета на включение резервной схемы . . . Управление работой блоков 8, 9 осуществл етс  элементами 24, 23. Если на вторые входаэлём нтбв 24, 23 подан сигнал логического 1Нул , выходах элементов 24 и 23 та Жё устанавливйетс  у|)ШШ йгического нул , независимо от сигналов - -,;:.4«aiK..- :-f«« -.3«9 W на первых входах этих элементов. Таким образом ЪИг йШ1° логйчёского нул  на вторых входах элементов 24 23 однозначно определ ё вЫкЛйчёННб состо ние блоков 8, 9. Если же на вторые входы элементов 24, 23 подан сигнал Логической; единицы, то сигналы на их выходах будут определ ть с  логическими уровн ми на первых .,.этих..ж..-....-. Так на выходе элемента 23 по вит с  логическа  единица (что соответт ствует включению блока 8)только тогда, когда .лргиче:ский сигнал на первЬм вхбДё этого элемента |)авен нулю (то есть тиристор б закрыт), аналогично и на В1ыходе элемента 24 логическа  eOTHHUa/iriofljwtTCH толь в ToiM случае, когда на; ее пер вх 6дёJHмёетей ейгнал логического нул  (закрыт тиристор 7f. Яо влени Ло1 йчёск6й единицы на этом выходе . -.---- - - , ---.-г- -: . ;-,t -: . - - ч. приводит К включению блока 9. Контроль исправности тиристоров пробо  элементами 21, 29, 26, 30, 22, 27, ,.34.-,,....„..„;,,....:;..,...,./: ,, Если данноё плёчб ycTpoJffcflfa на ходитс  в выключенном состо нии, то при наличии пробо  тиристора хот  бы один ИЗ сигнсШдв jd WRoi прово- :SilMocTr e trTiSire ffiSufr o a - этих еИ1 налёГ п1эД ё:й-та -- а ШГШх элемента 21, на выходе ТКвГсЗр рчГ ТГо вит с  сигнал логической единицы, который Подаетс  н первый вход элемента 30, на вторЪм входе этого элемен та также будет сигнёй логической единицы, поступающей с  вгзшда элемЪнЪа 56, на входе которого присутг ли- .. пИи-ап ИчД аЛ -j

776475 ствует Логический сигнал нул  с выхода элемента 19, определ ющий выклюЧенное состо ние данного плеча. Таким образом, на обоих входах элемента 30 присутствуют сигналы логической единицы, что приведет к по влению на его выходе сигнала логической единицы, которыйчёрёз элемент 22 подаетс  на триггер 34, устанавлива  на его выходе состо ние логической единицы. Сигнал с выхода триггера 34 подаетс  на выход датчика, откуда и поступает на вход блока 9 логической схемы другс)го плеча, и вызывает его Выключение. Одновременно сигнал пробо  с выхода триггера 34 через элемент 19 подаетс  на вторые входы элементов 23, 24 и вход элемента 26.. По вление логической единицы на вторых входах элементов 23, 24 вызывает включение данного плеча, а по вление логической единицы на входе элемента 26 приводит к сн тию логической единицы ео второго входа элемента 30, на выходе его по витс  сигнал логического нул , что в свою очередь приведет к по влению логического нул  на выходе элемента 22 и, следова .тельно, на первом входе триггера 34. Однако на его выходе будет сохран тьс  сигнал логической единицы, так как по вление сигнала логической единицы н;а его втором входе задерживаетс  элементом 27. Так как данное плечо перешло вр включенное состо ние, тиристоры должны включатьс  поочередно, но наличие в паре одного или двух пробитых тиристоров приводит к тому, что в течение каждого периода питающего напр жени  имеетс  момент, когда оба тиристора провод т одновременно , таким образом, на обЬйх входах элемента 29 в эти моменты будут присутсггврвать сигналы логической еди-ницы , что .приведет, к по влению на в:ыхрде этого элемента один раз за период урЬвн  логической единицы, врем  еуществовани  которого опреДёЛЙётс  длительностью одновременной проводимости обоих тиристоров пар1Ы. Сигнал с выхода элемента 29 через элемент 22 поступает на пер- . вый вход триггера 34 и вход элемента 27. Так как задержка, вносима  элементом 27, выбрана большей, чем период напр жени  питающей сети, то на его выходе посто нно .присутствует сигнал логичейкого нул , и триггер 34 продолжает оставатьс  в состо нии единицы. ЕсЛи пробой тиристора ликвидировать , моментов одноврем1:нной проводимости тиристоров не будет, таким образом, на входах элемента 29 не будет моментов однЬ врёменногр по вЛёййГ  7сигналЬв логической единицы, ,на выходах элементов 29 и 22 устанрвитс  состо ние логического нул , а через промежуток времени, определ емый элементом 27, на втором входе триггера 34 по витс  уровень логической единицы, а на его выходе сигнал логического нул . Таким образом, на втором входе элемента 19 данной логической схемы и входе блока 9 логической схемы другого плеча буду уровни логического нул  и устройство вернетс  в исходное состо ние, определ емое логическими уровн ми на входах устройств 5-9.

Если происходит пробой в тиристорах другого плеча, то с логической схемы на вход блока 9 логической схемы данного плеча поступает сигнал логической единицы, который через элемент 32 проходит на первый вход элемента 25, на выходе последнего устанавливаетс  уровень логического нул , поступающий на первый вход элемента 19. На выходе элемента 19 также по вл етс  сигнал лргического нул , что приводит к выклю-г чению данного плеча, независимо от состо ни  остальных входов логической схемы,Элементы 16, 17, 18, 28, 20 определ ют алгоритм включени  и выключени  плеча устройства в зависимости от сигналов датчиков 3 или 3 и от приоритета, задаваемого ключом 14, Эта часть логической схемы определ етс  выбранным алгоритмом работы устройства.

В случае увеличени  тока нагруз;ки выше заданного предела с блока 11 на вход датчика 5 схема. ,12 поступает сигнал логической единицы, при этом , если на выходе одновибратора 33 присутствует логическа  единица,

;ТО сигнал с входа логической схе|мы 12 через элемент 31 проходит на первый вход генератора 36, который

переводитс  в единичное состо ние. Сигнал логической единицы с его выхода поступает на вход элемента 25 через элемент 32, что приводит к по влению на выходе элемента 25 логического нул  и соответственно к выключению плеча.

Дл  того, чтобы вновь включить данное плечо, необходимо с помощью кнопки 37 кратковременно подать ло0 гическую единицу от генератора 36 на второй вход триггера 35, что приведет к по влению на его выходе логического нул , и устройство вернетс  в исходное состо ние.

5 Дл  того, чтобы избежать ложных срабатываний триггера 35 при возникновении пробо , когда возможны большие значени  1тока, по возникновению пробо  (по влению на входе одновибратора 33 сигнала логической едини0 цы) с выхода вибратора 33 на второй вход элемента 31 подаетс  сигнал логич ескогр нул  на врем  пор дка 1/2 периода питающей сети; этот сигнал

5 блокирует прохйждение сигнала с входа датчика 5 на первый вход триггера 35.

. Таким образом, при переключении питани  нагрузки с основной-сети на резервную происходит принудительное

0 выключение тиристоров, основной сети путем выбора момента подачи управл ющих импульсов на тиристоры резервной сети, что исключает межсетевое короткое закыкание.

5

. Данное изобретение обеспечивает четкое переключение нагрузки переменного напр жени  синхронных и несинхронных источников при различных аварийных режимах как в сети, так и

0 в самом переключателе, что позвол ет значительно увеличить надежность обеспечени  питанием ответственных потребителей.

6xS Лг/

Claims (2)

1. Способ управления тиристорами переключателя питанияm-фазной нагрузки переменного напряжения, заключающийся в том, что снимают управляющие сигналы со встречно-параллельных тиристоров основной се- ти и Одновременно подают управляющие сигналы на тиристоры резервной сети, о т л и ч ающий с я тем, что, с целью· повышения надежности работы переключателя при повышении быстродействия переключения при отклонении параметров основной сети, подают управляющие сигналы на тиристоры резервной сети, полярность которых совпадает с проводимостью открытых тиристоров основной сети, после прекращения проводимости тиристора основной сети в каждой фазе подают сигнал включения на тиристор резервной сети противоположной проводимости, причем в случае пробоя тиристора основной сети .запрещают £ переключение на резервную сеть, а в случае пробоя тиристора резервной сети переключают с основной сети на резервную.

\ ·

2. Устройство для осуществления .способа по π. 1, содержащее блоки управления тиристорами по числу тиристоров, блоки токовой зашиты, датчики напряжения и датчики проводимости каждого тиристора, причем вы хода этих блоков и датчиков подключены ко входам логических схем каждой сети, а выходы логических схем подключены ко входам блоков управления тиристорами и к соответствующим входам логической схемы другой сети.