SU1690072A1 - Устройство дл функционального диагностировани и защиты тиристорного преобразовател - Google Patents

Abstract

Изобретение относитс  к области электротехники . Целью изобретени   вл етс  расширение функциональных возможностей путем определени  неисправных каналов систем управлени , защиты преобразовател  от токов перегрузки и короткого замыкани  в нагрузке, а также исключени  ложного срабатывани  защиты при одновременной коммутации двух вентилей Цель достигаетс  благодар  тому, что сигналы с выходов датчиков тока (по числу тиристоров ) и элементов разв зки (по числу тиристоров), поступа  на входы соответствующего канала через элементы разв зки логически обрабатываютс  и на выходах элементов ЗАПРЕТ и выходах первого, второго и третьего элементов И формируетс  комбинаци  сигналов, подаваема  на вход блока индикации, дающа  информацию о пробое, ложном сигнале управлени , отсутствии сигнала управлени  или обрыве в силовой части контролируемого тиристора. Наличие четырех выходов с каждого канала позвол ет путем вывода их на блок индикации определить характер и место неисправности после отключени  преобразовател . При перегрузке или коротком замыкании в нагрузке сигнал контрол  пройдет как сигнал о пробое тиристора 1 ил. (Л С

Description

Изобретение относитс  к электротехнике и может быть применено в устройствах контрол  и защиты вентильных преобразователей .

Цель изобретени  - расширение функциональных возможностей путем определени  неисправных каналов системы управлени , защиты преобразовател  оттоков перегрузки и короткого замыкани  в нагрузке , а также исключени  ложного срабатывани  защиты при одновременной коммутации двух вентилей.

На чертеже представлена схема устройства дл  функционального диагностировани  и защиты тиристорного преобразовател 

Устройство содержит датчики 1-8 тока по числу тиристоров 9-16 преобразовател , установленные последовательно с соответствующими тиристорами 9-16. элементы 17- 20 разв зки по числу тиристоров, подключенные входами и управл ющим переходам соответствующих тиристоров 9-16, и идентичные каналы по числу тиристоров, содержащие каждый первый триггер 21, установочным входом подключенный к выходу датчика 6 тока, установленного в цепи соответствующего одного тиристора 15, и пр мым входом элемента ЗАПРЕТ 22, инверсный вход которого подключен к выходу второго триггера 23 и другому входу первого элемента И 24, один вход которого

о чэ о о VI ю

подключен к выходу первого триггера 21, сбрасывающим входом подключенного к сбрасывающему входу второго триггера 23 и выходу элемента 25 задержки, установочный вход второго триггера 23 подключен к выходу первого элемента 17 разв зки и одному входу второго элемента И 26, вход элемента 25 задержки подключен к выходу второго элемента 18 разв зки и установочному входу третьего триггера 27, выходом подключенного к одному входу третьего элемента И 28, другой вход которого подключен к выходу четвертого триггера 29, установочный вход которого подключен к выходу третьего разделительного элемента 19, а сбрасывающий вход четвертого триггера 29 подключен к выходу первого разделительного элемента 17 и другому входу второго элемента И 26.

Сбрасывающий вход третьего триггера 27 подключен к выходу четвертого разделительного элемента 20 и другому входу второго элемента И 26, выход первого элемента 17 разв зки одного канала подключен к установочным входам третьего и четвертого триггеров других каналов, контролирующих тиристоры 16, коммутаци  которых предшествует , и тиристор 14, коммутаци  которого следует после коммутации одного тиристора 15, а также к сбрасывающему входу третьего триггера канала, контролирующего тиристор, коммутаци  которого на два такта опережает коммутацию одного тиристора 15.

Выход второго элемента 18 разв зки одного канала подключен к установочным входам второго и четвертого триггеров других каналов, контролирующих тиристоры, коммутаци  которых соответственно на один и два такта следует позже коммутации одного тиристора, и к сбрасывающему входу третьего триггера канала, контролирующего тиристор, коммутаци  которого предшествует коммутации одного тиристора , выход третьего элемента 19 разв зки одного канала подключен к установочным входам второго и третьего триггеров каналов , контролирующих тиристоры, коммутаци  которых соответственно на один и два такта опережает коммутацию одного тиристора 15, а также к сбрасывающему входу третьего трипера кан ла, контролирующего тиристор коммутаци  которого на три такта опережчет коммутацию одного тиристора 1Ь, л пмход четвертого элемента разв зки подключен к установочным входам второго, rpi .го и четвертого триггеров каналов , конт; оииоующих тиристоры, коммутаци  KOTO;- 1 соотн пгIвенно на один, два

и три такта следует позже коммутации одного тиристора 15.

Устройство работает следующим образом .

В номинальном режиме работы преобразовател  при подаче управл ющего импульса на один тиристор 15 последний открываетс  и через него протекает ток. С выхода первого элемента 17 разв зки на

0 установочный вход второго триггера 23 поступает сигнал, устанавливающий его в единичное состо ние. При этом сигнал с выхода второго триггера 23 поступает на инверсный вход элемента ЗАПРЕТ 22, на пр мой

5 вход которого также поступает сигнал от датчика 6 тока, обуславлива  на его выходе отсутствие сигнала, что свидетельствует о том, что отказ типа пробой одного тиристора 15 отсутствует.

0Одновременно на один вход первого

элемента И 24 поступает сигнал с выхода второго триггера 23, а на другой вход первого элемента И 24 - сигнал с инверсного выхода первого триггера 21 не поступает,

5 что обусловлено поступлением на его установочный вход сигнала с выхода датчика 6 тока. Это приводит к формированию на выходе первого элемента И 24 нулевого сигнала , также свидетельствующего об

0 отсутствии неисправности типа обрыв одного тиристора 15.

При неисправности канала управлени  одним тиристором 15 системы управлени  одновременно импульс управлени  на него

5 и на тиристор 13, следующий по пор дку коммутации через одну фазу, подаватьс  не может, следовательно, на входах второго элемента И 26 будет чередоватьс  комбинаци  входных сигналов: Ноль и Единица

0 - при подаче управл ющего импульса на один тиристор 15, Ноль и Ноль - при отсутствии импульсов, Ноль и Единица - при подаче управл ющего импульса на тиристор 13. Таким образом, на выходе вто5 рого элемента И 26 будет присутствовать сигнал Ноль, свидетельствующий о том. что неисправность, характеризующа с  наличием ложного импульса управлени  на одном тиристоре 15, отсутствует.

0 При исправном канале управлени  одним тиристором 15 системы управлени  на выходе третьего элемента И 28 также будет Ноль, свидетельствующий об отсутствии пропуска импульса управлени , ввиду того,

5 что на первый его вход будет поступать сигнал Ноль с выхода третьего триггера 27, сброшенного ранее (в предыдущем периоде ) логической единицей с четвертого элемента 20 разв зки при подаче управл ющего импульса на тиристор 13, хот  на вто

оси РГП РХОД ti поступит сигнал Единица от четвертого триггера 29, обусловленна  тем, что этот тршгер установитс  в единичное состо ние в момент прихода импульса управлени  на тиристор 16 сигналом с третьего элемента 19 разв зки При приходе импульса управлени  на один тиристор 15 сиг налом с первого элемента 17 разв зки чет пертый триггер 29 сброситс  в нулевое состо ние и комбинаци  Ноль - Ноль на входах третьего элемента И 28 будет находитьс  до прихода управл ющего импульса на тиристор 14, при котором сигнал от второго элемента 18 разв зки установит его в единичное состо ние. Таким образом, при исправном канале управлени  на входе третьего элемента И 28 также будут чередоватьс  комбинации Ноль - Ноль, Ноль - Единица и Единица - Ноль, что не приведет к изменению его выходного сигнала - Логического нул .

Если пробой контролируемого одного тиристора 15, независимо, пр мым или об: ратным напр жением происходит до поступлени  управл ющего импульса, то ввиду протекани  через него тока срабатывает датчик 6 тока, и на пр мом входе элемента ЗАПРЕТ 22 установитс  сигнал - Единица. Одновременно на его инверсном входе будет оставатьс  нулевой сигнал от второго триггера 23, сброшенного ранее (в предыдущем периоде) сигналом от второго элемента 18 разв зки через элемент 25 задержки при приходе управл ющего импульса на тиристор 14. Така  комбинаци  входных сигналов обусловит на выходе элемента ЗАПРЕТ 22 единичный сигнал, свидетельствующий о по влении пробо  контролируемого одного тиристора 15. При этом сработает защита и отключит преобразователь . Следует оговорить, что при таком пробое одного тиристора 15 сигналом от датчика 6 тока первый триггер 21 установитс  в единичное состо ни и с его инверсного выхода на первый вход первого элемента И 24 поступит сигнал - Единица, но это не изменит его выходного сигнала ввиду того, что на его втором входе будет оставатьс  сигнал Ноль, поступающий с выхода второго триггера 23.

В случае пробо  одного тиристора 15 после поступлени  управл ющего импульса в промежутке его нормальной проводимости этот отказ будет обнаружен непосредственно после окончани  этого промежутка, так как на инверсном входе элемента ЗАПРЕТ 22 по витс  сигнал Ноль от второго триггера 23, сброшенного в нулевое состо ние сигналом от второго элемента 18 разв зки ари приходе импульса управлени  на

тиристор 14, а на пр мом его останетс  сигнал Единица от датчика б тока ввиду того, что через пробитый один тиристор 15 будет протекать ток. 5

Если произойдет обрыв контролируемого одного тиристора 15, то при поступлении на него управл ющего импульса ток через него не потечет и на установочный вход пер- 0 вого триггера 21 логическа  единица отдатчика 6 тока не поступит, вследствие чего с инверсного выхода первого триггера 21 на первый вход первого элемента И 24 поступит сигнал Единица, обусловленный тем, 5 что на сбрасывающий вход первого триггера 21 был ранее (в предыдущем периоде) подан импульс сброса с выхода второго эле- мета 18 разв зки через элемент 25 задержки в момент после включени  тиристора 14 0 следующей по пор дку коммутации фазы, а на другой вход первого элемента И 24 поступит сигнал Единица от второго триггера 23, который установитс  в единичное состо ние после прихода управп ющего импуль- 5 са на один тиристор 15, в результате на выходе первого элемента И 24 по вл етс  сигнал, свидетельствующий о неисправности типа обрыв.

При отказе канала системы управлени , 0 управл ющего одним тиристором 15, заключающемс  в присутствии ложного импульса управлени  на управл ющем электроде, такой отказ будет обнаружен в момент передачи управл ющего импульса на тиристор 5 13, следующий по пор дку коммутации через одну фазу, так как при этом на обоих входах второго элемента И 26 установ тс  единичные сигналы: от первого 17 и четвертого 20 элементов разв зки, что обусловит 0 по вление на его выходе единичного сигнала , свидетельствующего о возникновении указанного отказа. Такой отказ не приводит к аварии преобразовател , поэтому врем  его обнаружени  некритично 5В случае отказа канала, заключающегос  в отсутствии импульсов управлени , он будет обнаружен следующим образом: останетс  в единичном состо нии, четвертый триггер 29, установленный ранее импуль- 0 сом от третьего элемента 19 разв зки в момент включени  тиристора 16, и на второй вход третьего элемента И 29 будет поступать сигнал Единица. Поступление импульса управлени  на тирисюр 14 второго 5 элемента 18 разв зки установит третий триггер 27 в единичное сог гпчние, и на первом входе третьего эо/ц мс .та И 28 по витс  единичный сигнал, в результате и на его выходе установитс  сигнал 1 диница, свидетельству о сбое или vrasanHOM отказ канала системы управлени , упр вл ю- iiiom одним тиристором 15.

Элемент 25 задержки предназначен дл  исключени  возможности по влени  ложного сигнала Пробой в момент коммута ции одного тиристора 15 и тиристора 14. При коммутации возникает промежуток времени одновременной проводимости двух пентилей. Отсутствие элемента 25 задержки привело бы в данной ситуации к тому, что на пр мой вход элемента ЗАПРЕТ 22 продолжал бы поступать сигнал. Единица от датчика 6 тока, а на инверсный нулевой сигнал от установленного в нулевое состо ние второго триггера 23 импульсом от второго элемента 18 разв зки в момент прихода управл ющего импульса на тиристор 14. В результате на врем , равное времени коммутации вентилей, на выходе элемента ЗАПРЕТ 22 по вилс  бы единичный сигнал, свидетельствующий о ложном пробое одного тиристора 15. Такую ситуацию исключает элемент 25 задержки. Его применение по- звоп ет также осуществл ть и защиту от токов перегрузки и короткого замыкани  в нагрузке, так как с ростом тока нагрузки увеличиваетс  угол коммутации вентилей (продолжительность их одновременной проводимости) вследствие наличи  индуктивного сопротивлени  обмоток питающего трансформатора. Так, если врем  задержки расчитать по формуле

t - .

(О

где

у arccos( ) - а,

причем у- угол коммутации тиристоров;

а- угол управлени  тиристорами;

Id - значение тока нагрузки;

Елт - амплитудное значение линейного напр жени  питающего трансформатора;

Хф - индуктивное сопротивление обмоток трансформатора;

а) кругова  частота питающего напр жени ,

то при превышении Id больше допустимого значени  (при перегрузке и коротком замыкании в нагрузке) сработает защита, ибо врем  коммутации превысит врем  выдержки элемента 25 задержки. При этом на инверсном входе элемента ЗАПРЕТ 22 логический нуль по витс  раньше, чем на пр мом входе, так как второй триггер 23 установитс  в нулевое состо ние раньше, чем на пр мом входе по витс  нулевой сигнал от закончившего работу датчика 6 тока. В результате срабатывает защита.

Устройство прои водит контроль и сигнализацию о состо нии одного тиристора и одного к налп системы управлени , а также

исключает по вление ложного сигнап Пробои одного тиристора 15 в момент его коммутации. Кроме того, устройство производит защиту от токов перегрузки и короткого замыкани  в нагрузке в промежутке работы одного тиристора 15. При использовании устройства в трехфазной схеме преобразовател  тиристор 13 совмещаетс  с тиристором 16, так как тиристор 16,  вл  сь

предшествующим по пор дку коммутации дл  тиристора 15, одновременно становитс  дл  него в трехфазном мосте тиристором, следующим по пор дку коммутации через один такт. При этом четвертый элемент 20

5 разв зки совмещаетс  соответственно с третьим элементом разв зки.

Наличие четырех выходов с каждого канала устройства позвол ет путем выведени  их на блок индикации определить

0 характер и место неисправности посте отключени  преобразовател  за счет этих же сигналов. При перегрузке и коротком замыкании в нагрузке сигнал произойдет по каналу Пробой. Дл  определени  вида

5 неисправности - пробой вентил  или перегрузка (короткое замыкание в нагрузке) - необходимо произвести повторное включение преобразовател . Если сигнал Пробой прошел по другому каналу (устройству диаг0 ностировани  и защиты другого вентил  преобразовател ), то это означает, что защита сработала от перегрузки или короткого замыкани  в нагрузке.

Claims (1)

1. 5 Формула изобретени 

   Устройство дл  функционального диагностировани  и защиты тиристорного преобразовател , содержащее датчики тока по числу тиристоров преобразовател , пред0 назначенные дл  установки последовательно с соответствующими тиристорами, элементы разв зки по числу тиристоров, / предназначенные дл  подключени  входами к управл ющим переходам соответству5 ющих тиристоров, и идентичные каналы по числу контролируемых тиристоров, каждый из которых содержит первый триггер, установочным выходом подключенный к одному входу первого выходного элемента И, эле0 мент ЗАПРЕТ, пр мым входом подключенный к выходу датчика тока, включенного последовательно с одним соответствующим тиристором, и элемент задержки, о т л и ч а ю щ е е с   тем, что. с целью расширени 

   5 функциональных возможностей путем опре делени  неисправных каналов СИСТРММ уп равлени , защиты преобразовател  от

   ТОКОВ ПеОефу31 И И КОПОТЬ ГО лч .ю В

   нагрузке, а исключи-и-ч л..ч г иг, p,j батывани  защи(ы при од но ипомеи но ч м,г.«

   мутации двух вентилей, оно снабжено вторым , третьим и четвертым триггерами и вторым и третьим выходными элементами И, причем установочный вход второго триггера соединен с выходом первого элемента раз- в зки, сбрасывающим входом четвертого триггера и одним входом второго элемента И, сбрасывающий вход второго триггера подключен к выходу элемента задержки и сбрасывающему входу первого триггера, ус- тановочный вход третьего триггера соединен выходом второго элемента разв зки и входом элемента задержки, сбрасывающий вход третьего триггера подключен к другому входу второго элемента И и к выходу четвер- того элемента разв зки, установочный вход четвертого триггера подключен к выходу третьего элемента разв зки, выход четвертого триггера подключен к одному входу третьего элемента И, другой вход которого подключен к выходу третьего триггера, другой вход первого элемента И св зан с выходом второго триггера и инверсным входом элемента ЗАПРЕТ, выход первого элемента разв зки одного канала подключен к уста- новочным входам третьего и четвертого триггеров других каналов, контролирующих тиристоры, коммутаци  которых предшествует коммутации одного тиристора и следует после коммутации одного тиристора, а

   также к сбрасывающему входу третьего триггера канала, контролирующего тиристор , коммутаци  которого на два такта опережает коммутацию одного тиристора, выход второго элемента разв зки одного канала подключен кустановочным входам второго и четвертого триггеров других каналов, контролирующих тиристоры, коммутаци  которых соответственно на один и два такта следует позже коммутации одного тиристора и к сбрасывающему входу третьего триггера канала, контролирующего тиристор, коммутаци  которого предшествует коммутации одного тиристора, выход третьего элемента разв зки одного канала подключен к установочным входам второго и третьего триггеров каналов, контролирующих тиристоры, соответственно, коммутаци  которых на один и два такта опережает комму- тацию одного тиристора, а также к сбрасывающему входу третьего триггера канала , контролирующего тиристор, коммутаци  которого на три такта опережает коммутацию одного тиристора, выход четвертого элемента разв зки подключен к установочным входам второго, третьего и четвертого триггеров каналов, контролирующих тиристоры, коммутаци  которых соответственно на один, два и три такта следует позже коммутации одного тиристора.