SU764141A2 - Device for checking validity of data transmitted along wire communication channels - Google Patents
Device for checking validity of data transmitted along wire communication channels Download PDFInfo
- Publication number
- SU764141A2 SU764141A2 SU782652561A SU2652561A SU764141A2 SU 764141 A2 SU764141 A2 SU 764141A2 SU 782652561 A SU782652561 A SU 782652561A SU 2652561 A SU2652561 A SU 2652561A SU 764141 A2 SU764141 A2 SU 764141A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- block
- signal
- input
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Description
1one
Изобретение относитс к технике электросв зи и может использоватьс при передаче сигналов по проводным каналам сзв зи.The invention relates to telecommunications engineering and can be used in transmitting signals over wired communication channels.
По основному .авт, ев, 5625265On the main. Avt, ev, 5625265
известно.устройство дл контрол достоверности информации, передаваемой по проводным каналам св зи, содержащее анализатор исгадтательных сигналов, первый выход крторого через 0 счетчик, нулей подключен к входу анализатора сигналов счетчи.ка нулей, второй выход анализатора испытательных сигналов подключен к входу .блока установки в нуль, третий выход 5 анализатора испытательных сигналов через последовательно соединенные счетчик числа с нибрк и блок коммута ,ции подключен к первому входу блока ;индикации, а к первому и второму вхо-20 дам анализатора«испытательных сигналов подключены соотве тств нно второй выход счетчика нулей и первый выхо; анализатора сигналов счетчика нулей, второй выход которого подключен к вхб25 ду Ълока фиксации импульсных помех,а . также реле времени,блок задержки сигнала конДа интервала контрол ,триггер записи сигнала ошибки и триггер писывани сигнала ошибки, блок выделени 30A device for monitoring the reliability of information transmitted over wired communication channels, containing a test signal analyzer, the first output of a second through 0 counter, zeros is connected to the input of the signal analyzer of the counter. Zero, the second output of the test signal analyzer is connected to zero, the third output 5 of the test signal analyzer is connected to the first input of the block through the serially connected counter numbers from the NIBK and the switching unit, and to the first and second inputs-20 yes The analyzer's "test signals" are connected, respectively, to the second output of the zero counter and the first output; the signal analyzer of the zero counter, the second output of which is connected to Vhb25 do k block of impulse noise fixation, a. also, a time relay, a block of the signal of the control signal, an interval of control, a trigger for recording the error signal and a trigger for writing the error signal, a block of selection 30
фронта сигнала ошибки, при этом реле врекюни через блок задержки сигнала конца интервала контрол подключен соответственно к второму входу блока индщкации и первому входу триггера списывани сигнала ошибки, а выход блока коммутации подключен через последовательно соединенные Т|«ггер записи сигнала ошибки, триггер списывани сигнала ошибки и блок выделени фронта сигнала ошибКи к третьему входу блока индикации, соединенному с выходом блока фиксации | мпульсных помех, при этом к управл ющим входам Ьеле времени, счетчика чис.па сени бок, триггера записи сигнала ошибки и триггера списывани сигнала ошибки подключен выход дополнительного блока установки в нуль.the error signal front, while the relay is connected to the second input of the control unit and the first input of the error signal writing trigger, respectively, and the output of the switching unit is connected via the serially connected error signal writing trigger and a blocking unit of the front of the error signal to the third input of the display unit connected to the output of the fixing unit | pulse noise, in this case the output of an additional unit of zero setting is connected to the control inputs of the Leu time sensor, the chisel counter side, the error signal recording trigger and the error signal charging trigger.
Однако известное устройство иммет недостаточную точность контрол , в услови х допустимости пачек ошибок задсшной длительности.However, the known device has a lack of accuracy of control, in the conditions of the admissibility of packets of errors of a given length.
Цель изобретени - повышение точности контрол , в услови х допустимости пачек ошибок заданной длительности .The purpose of the invention is to improve the accuracy of control, in the conditions of the admissibility of error bursts of a given duration.
Дл этого в устройство дл контрол достоверности информации, передаваемой по проводным каналам св. зч. содержащее анализатор испытательны сигналов, певьгй выход которого чер счетчик нулей подключен к входу ан лизатора сигналов счетчика нулей, второй выхрд анализатора испытател ных сигналов подключен, к входу бло ка установки в нуль, третий выход анализатора испытательных сигналов через последователЁно соединенные счетчик числа схиибок и блок коммутации подключен к первому входу бло ка индикации, а к первому и второму входам анализатора испытательных сигналов, .подключены соответственно второй выход счетчика нулей и первый выход анализатора сигналов счет чика нулей, второй выход которого подключен к входу блока фиксации импульсных помех, а также реле времени , блок задержки сигнала конца - интервала контрол , триггер записи сигнала ошибки и триггер описывани сигнали ошибки, блок выделени фрон та сигнала сшибки, при этом выход реле времени через блок задержки сигнала конца интервала контрол подключен соответственно к второму входу блока индикации и первому входу триггера списывани сигнала ошибки, а выход блока коммутации подключен через последовательно сое диненные триггер записи сиг,напа оши ки, триггер списывани сигнала ошиб ки и блок выделени фронта сигнала ошибки к третьему входу блока индик ции, соединенному с выходом блока фиксации импульсных помех, при этом к управл ющим входам реле времени, счетчика числа ошибок, триггер запи си сигнала ошибки и триггера списывани сигнала ошибки подключен выхо дополнительного блока установки в нуль, введен блок блокировки счетчи ка Числа ошибок, при ээом дополнительньгй выход анализатора сигналов счетчика нулей через блок блокиров ,ки счетчика числа ошибок подключен входу запрета счетчика числа ошибок а выход блока установки в нуль под-ключен ко входу блока задержки сигнала интервала контрол . ; На чертеже преведена структ рна схема предложенного устройства. Устройство дл контрол достовер ности информации, передаваемой по проводным каналам св зи, содержит анализатор 1 испытательных сигналов счетчик 2 нулей, анализатор 3 сигналов счетчика нулей, блок 4 установки в нуль, счетчик 5 числа ошибок, блок б коммутации, блок 7 индикации блок 8 фиксации импульсных помех, р . ле 9 времени, блok 10 задержки сигнала конца интервала контрол , триггер 11 записи сигнала ошибки, триггер 12 списывани сигнала ошибки, блок 13 выделени фронта сигнала ошибки, дополнительный блок 14 установки в нуль, блок 15 блокировки счетчика числа ошибок. Устройство работает следующим образом . Случайна , последовательность двоич ных сигналов с передающей стороны поступает на вход анализатора 1 испытательных сигналов. При отсутствии ошибок во входной последовательности на выходе счетчика 2 нулей по вл етс сигнал, который переводит анализатор 1 в режим автономной работы . После включени аппа1&атуры с помощью блоков 4 и 14 устанавливаютс в нуль счетчик 5 числа ошибок, блок 7 индикации, реле 9 времени и триггеры 11, 12. Затем при наличии ошибок последние подсчитыйаютс счетчиком 5 на интервале времени, определ емом реле 9 времени. При отсутсвии импульсных помех, но при наличии числа ошибок во входной последова1тельности выше заданной величины с выхода счётчика 5 поступает сигнал ошибки на триггеры 11, , 12 и блок 13. За два такта перед концом интервала контрол сигнал ошибки поступает на блок 7 индикации, где вырабатываетс сигнал Авари . Если число ошибок во входной последовательности не превышает заданной величины , но больше другой величины, также заданной, то со счетчика 5 поступает сигнал ишибки на блок 7 индикации , где в конце интервала контрол вырабатываетс сигнал Предупреждение . Если на входную последовательность действуют длительные импульсы помехи, такие, что в течение двух тактов с выхода счетчика 2 нулей на выход анализатора 3 не поступает ни одного сигнала , то с выхода последнего действует сигнал на вход анализатора 1, который автономного режима переходит в режим приема входной последовательности . Блок 8 подсчитывает число сигналов , поступающих с выхода анализатора 3. Воли длительность импульсных помех превышает заданную величину, то с выхода блока 8 поступает сигнал на блок 7 индикации,, где вырабатываетАвари с сигнал Блок 10, триггеры 11, 12 и блок 3 служат дл раздельной фиксации импульсных помех и потери достоверноси с помощью одного и того же блока 7 индикации, а также дл обеспечени оперативного контрол с фиксацией ошибок на последующем .интервале и иникацией ошибок на предыдущем интервале контрол . , необходимые дл этого операции реализуютс в виде задержки сигнаа ошибки с помощью триггеров 11, 12, блока 13, задержки сигнала конца инервала с помощью блока 10.For this purpose, in the device for controlling the reliability of information transmitted over wired channels of St. hello the analyzer contains test signals, the output of which is connected to the input of the analyzer of the signals of the counter of zeroes, the second output of the analyzer of test signals is connected to the input of the unit to zero, the third output of the analyzer of test signals through the sequential number of the switch and the switching unit connected to the first input of the display unit, and to the first and second inputs of the analyzer of test signals, a second zero counter output and a first analog output are connected, respectively the zero counting signals, the second output of which is connected to the input of the impulse noise fixing unit, as well as the time relay, the control unit for the delay of the end-to-control signal, the trigger for recording the error signal and the trigger for describing the error signal, the block for selecting the front of the error signal, the time relay through the delay unit of the signal of the end of the monitoring interval is connected respectively to the second input of the indicating unit and the first input of the error signal flushing trigger, and the output of the switching unit is connected via serially connected the trigger of the sig record recording, a bit error, an error signal cancellation trigger and an error signal edge selection block to the third input of the display unit connected to the output of the impulse noise fixation block, at the same time to the control inputs of the time relay, error count counter, trigger record The error signal and the error signal trigger trigger are connected to the output of the additional installation unit to zero, the counter lock block is entered. Error numbers, with the additional output of the zero counter signal analyzer output via the block block, the number counter errors are connected to the input of the prohibition of the counter of the number of errors and the output of the setting unit to zero is connected to the input of the delay unit of the monitoring interval signal. ; The drawing shows the structural scheme of the proposed device. The device for verifying the reliability of information transmitted over wired communication channels contains analyzer 1 test signals, counter 2 zeros, analyzer 3 signals of the counter zero, unit 4 is set to zero, counter 5 is the number of errors, unit b of switching, block 7 of indication block 8 of fixation impulse noise, p. le 9 times, block 10 of the delay of the monitoring interval end signal, trigger 11 for recording the error signal, trigger 12 for writing off the error signal, block 13 for selecting the leading edge of the error signal, additional block 14 for setting to zero, block 15 for blocking the counter for the number of errors. The device works as follows. Random, a sequence of binary signals from the transmitting side is fed to the input of the analyzer 1 test signals. In the absence of errors in the input sequence, a signal appears at the output of counter 2 zeros, which puts analyzer 1 into stand-alone mode. After switching on the appl & atura using blocks 4 and 14, the counter 5 is set to the number of errors, the display unit 7, the time relay 9 and the triggers 11, 12. Then, in the presence of errors, the latter are counted by the counter 5 in the time interval determined by the time relay 9. In the absence of impulse noise, but in the presence of the number of errors in the input sequence above a predetermined value from the output of counter 5, an error signal arrives at the triggers 11,, 12 and block 13. Two cycles before the end of the monitoring interval, the error signal goes to display 7, where signal avarie. If the number of errors in the input sequence does not exceed a predetermined value, but is greater than another value, also specified, then an error signal is sent from counter 5 to display unit 7, where a Warning signal is generated at the end of the monitoring interval. If the input sequence is affected by continuous pulses of interference, such that during two clocks from the counter 2 zero output, the analyzer 3 does not receive a single signal, then the output of the last signal acts on the analyzer 1 input, which switches to the input mode sequences. Block 8 counts the number of signals from the output of the analyzer 3. The will duration of impulse noise exceeds a predetermined value, then the output of block 8 receives a signal to the display unit 7, where it generates an Avariy with a signal from Block 10, triggers 11, 12 and block 3 serve for separate fixing impulse noise and loss of authenticity using the same display unit 7, as well as providing operational control with fixing errors at the subsequent interval and error generation at the previous monitoring interval. The operations necessary for this are realized as an error signal delay using the triggers 11, 12, block 13, and the delay of the signal of the end of the inerval channel using the block 10.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782652561A SU764141A2 (en) | 1978-07-24 | 1978-07-24 | Device for checking validity of data transmitted along wire communication channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782652561A SU764141A2 (en) | 1978-07-24 | 1978-07-24 | Device for checking validity of data transmitted along wire communication channels |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU562926A Addition SU112106A1 (en) | 1956-12-21 | 1956-12-21 | Tripod head with clamp for attaching the camera |
Publications (1)
Publication Number | Publication Date |
---|---|
SU764141A2 true SU764141A2 (en) | 1980-09-15 |
Family
ID=20780445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782652561A SU764141A2 (en) | 1978-07-24 | 1978-07-24 | Device for checking validity of data transmitted along wire communication channels |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU764141A2 (en) |
-
1978
- 1978-07-24 SU SU782652561A patent/SU764141A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU764141A2 (en) | Device for checking validity of data transmitted along wire communication channels | |
SU562926A1 (en) | Device for controlling the reliability of information transmitted over wired communication channels | |
SU926777A2 (en) | Device for quality control of discrete communication channels | |
SU1062757A1 (en) | Device for transmitting and checking signals | |
SU896790A1 (en) | Device for automatic selection of receiving facsimile apparatus rate | |
SU1054822A1 (en) | Time interval meter | |
SU884115A2 (en) | Pulse duration discriminator | |
SU1228135A1 (en) | Device for checking vehicle overspeeding | |
SU917117A1 (en) | Adaptive digital frequency meter | |
SU898604A1 (en) | Pulse repetition frequency discriminator | |
SU1029407A2 (en) | Pulse width discriminator | |
SU1548855A1 (en) | Device for checking attenuation of communication channels | |
SU1481127A1 (en) | Automatic locomotive signalling system | |
SU1005285A2 (en) | Device for multiplying pulse repetition frequency of periodic pulses | |
SU587634A1 (en) | Quality detector | |
SU945971A1 (en) | Pulse shaper | |
SU414566A1 (en) | ||
SU1109782A1 (en) | Device for transmitting information via bus | |
SU824242A1 (en) | Information registering device | |
SU661490A1 (en) | Standard time signal selector | |
SU1012429A1 (en) | Automatic threshold device | |
SU873427A1 (en) | Device for measuring communication channel residual attenuation | |
SU892413A2 (en) | Meter of intervals between pulse centers | |
RU1354947C (en) | Adaptive digital device for checking parameters of surge | |
SU756304A1 (en) | Digital frequency meter |