SU760104A1

SU760104A1 - Устройство для динамического контроля микросхем 1 2

Info

Publication number: SU760104A1
Application number: SU792705421A
Authority: SU
Inventors: Boris G Sergeev; Evgenij P Berezov; Vladimir G Chuchman
Original assignee: Inst Elektronnykh Upravlyayush
Priority date: 1979-01-02
Filing date: 1979-01-02
Publication date: 1980-08-30

Description

Изобретение относится к вычисли- | тельной технике, в частности к средствам автоматической проверки цифровых объектов и может быть использовано для динамического функционального контроля, т.е. контроля на рабочих частотах больших интегральных схем - микропроцессоров.

Известно устройство для динамической проверки БИС микропроцессоров на рабочих частотах, содержащее тактовый генератор, буферное устройство, включающее блок сравнения и сменный функциональный модуль данных с эталонной БИС, связанный с 15 тактовым генерацором и через буферное устройство - с проверяемой БИС [1] .

Это устройство обеспечивает автоматический контроль БИС методом 20 сравнения выходных реакций контролируемой и эталонной БИС, при. этом в качестве задатчика тестов на входах эталонной и контролируемой БИС _

используется функциональный модуль 25

данных.

Недостаток устройства заключается в том, что при большой номенклатуре контролируемых БИС требуется

большое число функциональных моду- 30

лей данных, т.е. излишнее оборудование.

Наиболее близким техническим решением к изобретению является устройство для автоматического контроля БЙС, содержащее микро-ЭВМ с эталонными БИС, блок сравнения, блок согласования, буферные усилители, причем эталонные БИС подключены через блок согласования к блоку сравнения, связанному соответствующими входами с контролируемыми БИС,’ входы буферных усилителей подключены ко входам контролируемых БИС, а их выходы через блок согласования - Ко входам эталонных БИС ЭД.

Недостатком устройства является . невозможность проверки типов БИС, допускающих объединение по выходам иди имеющих двунаправленные выводы, выполняющие функции как входов, так и выходов БИС, если такие выводы двух или более БИС соединены в микро-ЭВМ с общей магистралью данных. Это ограничение возникает из-за того, что состояние объединенных, двунаправленных выводов нескольких БИС в разные моменты времени определяется разными БИС из числа

3

760104

4

входящих в объединение, так как, например при одинаковых управляющих сигналах на входах эталонной и контролируемой БИС, двунаправленные выводил последней могут находиться в высокоимпедансном устойчивом состоянии, в то время как состояние аналогичных выводов эталонной БИС будет определяться состоянием других БИС, подключенных своими выходами к выводам эталонной БИС и может быть низкоимпедансным - пассивным, поэтому если одна из БИС микро-ЭВМ используется как эталонная, то сравнение её выходных сигналов и выходных сигналов контролируемой БИС,к которой прикладываются сигналы, снимаемые со входов этой эталонной БИС, может зафиксировать неравенство при полной исправности Проверяемой БИС. В результате контролируемая БИС может быть ложно забракована. ^:

Поскольку Все выпускаемые БИС полупроводниковых ЗУ имеют объединяемые выходы, а большинство БИС Микропроцессоров-двунаправПенные выводы,'данный недостаток сйльно ограничивает область применения¹устройства - прототипа.

Цель изобретения - расширение области применения устройства за счет расширения класса контролируемых микросхем и повышение достоверности результатов контроля.

Поставленная цель достигается тем, что в устройство для динамического контроля микросхем, содержащее вычислитель с эталонными микросхемами, подключенный входами к выходу блока ввода и через блок согласования - к входам контролируемых микросхем, а выходами через, блок согласования - к первому входу блока сравнения, второй вход которого связан с выходами контролируемых микросхем, а выход - с первым входом блока вывода, введены последовательно включенные дешифратор, блок маскирования и компаратор, выход которого соединен со вторым входом блока вывода, первый вход - с первым входом дешифратора и выходом блока ввода, а третий вход - с третьим выходом блока согласования, с контролируемыми микросхемами и с третьим входом блока сравнения, четвертый вход которого соединен со вторым выходом блока маскирования, а второй вход дешифратора подключен к первому выходу блока согласования.

Устройство динамического контроля микросхем содержит вычислитель 1, выполняющий функции задатчика тестов и эталонных последовательностей выходных сигналов для контролируемых микросхем, каждая микросхема 2-4 вычислителя 1 используется в качестве эталонной, при контроле однотиптной ей микросхемы, блок 5 ввода служит для загрузки в вычислитель 1 программы его самоконтроля, а также управляющих данных, блок 6 согласования предназначен для обеспечения 5 для электрической развязки контролируеьых микросхем 7 от соответствующих эталонных микросхем 3, и связи их с блоком 8 сравнения, дешифратор 9 служит для фиксации сигналов на пе(0 реключение выходов или двунаправленных выводов остальных микросхем в пассивное состояние, блок 10 маскирования производит селекцию выводов контролируемых и эталонных микро._ схем, состояния которых должны быть ^э исключены из сравнения блоком 8, компаратор 11, предназначен для проверки перехода выводов,' контролируемых микросхем 7 в пассивное состояние путем сравнения токов, по²⁰ требляемых одноименными выводами контролйруе№1х 7 и эталонных 2-4 Микросхем, ' блок 12 вывода предназначен для фиксации и индикации результатов контроля.

25 Оборудование, необходимое для контроля микросхем 7, однотипных микросхемам 3 и 4, подключается к вычислителю через выводы 13. Устройство работает следующим

ЗО образом.

Перед контролем микросхемы 7 блок 5 загружает программу самоконтроля вычислителя 1, обеспечива. ющую проверку всех входящих в него 35 микросхем) в микросхему оперативней памяти, например 3, и вводит в дешифратор 9 и компаратор 11 данные, идентифицирующие двунаправленные выводы и управляющие входа и выхода эталонной микросхемы 2 и 40 обеспечивающие переключение двунаправленных выводов в пассивное состояние, данные, определяющие конкретные значения управляющих сигналов, при которых происходит пере45 ключение.

После подключения контролируемых микросхем и запуска программы самоконтроля вычислителя 1, сигналы,

£« возникающие на входах микросхем вычислителя 1, например, микросхемы 2, в процессе выполнения этой программы поступают через блок 6 на вхоДы контролируемой Микросхемы 7 _ и, таким образом задают тест провер55 ки микросхемы 7. Выходные сигналы микросхемы 2, через блок б и выходные сигналы микросхемы 7 поступают в блок 8, который производит их сравнение, рассматривая выходные 40 сигналы микросхемы 2 в качестве эталонных. В каждом такте работы вычислителя дешифратор 9 анализирует входные и выходные сигналы микросхемы 2 для определения моментов переключения ее двунаправленных

760104

выводов в пассивное состояние. · Эти моменты определяются появлением специальных команд управления на входах эталонной микросхемы,· которые и выделяет дешифратор 9. При обнаружении момента переключения двунаправленных выводов микросхемы блок 9 с помощью блока 10 исключает эти выводы из процесса сравнения, выполняемого блоком 8, и разрешает компаратору 11 произвести проверку одноименных им выводов микросхем 7 на наличие пассивного состояния. За счет контроля токов утечки по указанным выводам сигналы о зафиксированном блоком 8 неравенстве и сигналы блока 11, свидетельствующие о превышении токов утечки через выводы микросхемы 7 допустимого предела, поступают в блок 12, который запоминает и индицирует результат проверки.

Таким образом, устройство динамического контроля микросхем обеспечивает возможность проверки микросхем, допускающих объединение по выходам или имеющих возможность пропуска отказов проверяемых микросхем, 25 что существенно увеличивает достоверность проверки и расширяет область применения устройства.

Claims

Формула изобретения

Устройство для динамического контроля микросхем, содержащее вычислитель с эталонными микросхемами, подключенный входами к выходу блока ввода и через блок согласования - к входам контролируемых микросхем, а выходами через блок согласования к первому входу блока сравнения, второй вход которого связан с выходами контролируемых микросхем, а выход - с первым входом блока вывода, отличающееся тем, что, с целью расширения области Приι- менения устройства и повьанения достоверности результатов контроля, в устройство введены последовательно включенные дешифратор, блок маскирования и компаратор, выход которого соединен со вторым входом блока вывода, первый вход - с первым входом дешифратора и выходом блока ввода, а третий вход - с третьим выходом блока согласования, с контролируемыми микросхемами и с третьим входом 20 блока сравнения, четвертый вход которого соединен с выходом блока маскирования, а второй вход дешифратора подключен к первому выходу блока согласования.