SU758550A1 - Устройство синхронизации многоканальных равнодоступных систем св зи - Google Patents

Description

Изобретение относитс  к радиосв зи и может использоватьс  в многоканальных децентрализованных синх:ронно-адресных системах св зи с временным делением каналов. Известно устройство синхронизации многоканальных равнодоступных систем св зи, содержащее последовательно соединенные фильтр блок фазировани , распределитель, коммутатор временной дискриминатор и блок тактовой синхронизации, выход которого подключен к второму входу коммутатора, второй выход которого подключен к второму входу блока тактовой синхронизации, при зтом вход време ного дискриминатора соединен с входом фильтра , второй вход которого объединен с вторым входом временного дискриминатора и третьим входом блока тактовой синхронизации, второй выход распределител  подключен к второму входу блока фазировани , третий вход которо го подключен к третьему входу коммутатора Однако такое устройство не обеспечивает достаточно высокой точности синхронизации. Цель изобретени  - повьпиение точности синхронизации. Дл  этого устройство синхронизации многоканальных равнодоступных систем св зи, содержащее последовательно соединенные фильтр, блок фазировани , распределитель, коммутатор, временной дискриминатор и блок тактовой синхронизации, выход которого подключен к второму входу коммутатора, второй выход которого подключен к второму входу блока тактовой синхронизаьщи, при этом вход временного дискриминатора соединен с входом фильтра , второй вход которого объединен с вторым входом временного дискриминатора и третьим входом блока тактовой синхронизации, второй выход распределител  подключен к второму входу блока фазировани , третий вход которого подключен к третьему входу коммутатора, введены блок приема информации и последовательно соединенные блок управлени , реверсивный счетчик, блок ключей, сумматор, счетчик и управл ющий злемент, выход которого подключен к дополнительному входу распределител , дополнительный выход которого подключен к блоку управлении, другие выходы которого подключены соответственно к вторым входам . 3 блока ключей:- счетчика и сумматора, второй выход которого подключен к второму входу управл ющего элемента, третий вход которого соединен с третьим выходом коммутатора, при чем дополнительные выходы блока тактовой синхронизации подключены соответственно к второму входу реверсивного счетчика, и к третьему входу счетчика, а второй вход фильтра через блок приема информации соединен с третьим входом блока ключей. На фиг. дана структурна  электрическа  схема предложенного устройства; на фиг. 2 - схема счетчика. Устройство содержит фильтр 1, блок 2 фази ровани , распределитель 3, коммутатор 4, временной дискрим шатор 5, блок 6 тактовой син хронизации, блок 7 приема информации, блок управлени , реверсивный счетчик 9, блок 10 к чей, сумматор 11, счетчик 12 и управл ющий элемент 13. Счетчик 12 содержит счетчик 14, деишфратор 15, RS-триггер 16, элементы И/Н 17-22. Устройство работает следующим образом. Фильтр 1 предназначен дл  выделени  синхр сигнала, принимаемого в начале каждого зан того временного канала. С помощью блока 2 фазировани  осуществл етс  поиск временных каналов и начальное фазирование. Распределитель 3 обеспечивает разметку временных каналов и формирование временных стробов, необходимых дл  функционировани  устройства. Блок 6 тактовой синхронизации обеспечивае сщгхронизапию по информационным посылкам с 1,елью их регистрации и синхронизацию распределител  3. Коммутатор 4 обеспечивает компенсацию фа зовых сдвигов, возникающих вследствие различ Kbix времен задержки канальных сигналов, к формирование импульсов канальной частоты дл  определени  начала временных каналов через цикл.. . Временной дискриминатор 5 обеспечивает формирование дискриминационной характеристики при приеме синхросигнала. Управл ющий элемент 13 обеспечивает коррекцию фазы распределител  3 при изменении рассто ни  между станци ми. Блок 7 предназначен дл  выделени  из прин тых канальных сигналов от дрзтих станций информации о состо нии реверсивных счетчиков 9. Блок 10 обеспечивает запись в сумматор 11 кода реверсивного счетчика 9 и информации о состо ни х реверсивных счетчиков 9 других станций. С помощью сумматора 11 осуществл етс  опера 1ДТЯ суммировани  фазового рассогласовани  всех станций, работающих в сети, накопленного в течение цикла. Счетч1пс 12 обеспечивает подачу на вход управл ющего элемента 13 импульсов в соответствии с кодом сумматора 11. Реверсивный счетчшс 9 предназначен дл  усреднени  и накоплени  информации о разности фаз между принимаемыми канальными сигналами и опорным сигналом в течение длительности цикла. Вли ние задержки на частоту следовани  временных каналЬв приводит к погрещности в восстановлении начала временных каналов через цикл, определ емой величиной прирашени  задержки, и срыву синхронизма при превыщении величины 1j,/2 , где т, - длительность элементарной посьижи. Кажда  из станции сети использует информацию о разности фаз между. опорным и канальным сигналами за врем  цикла на всех станци х, работающих в сети.I Информацией о величине приращени  задержки в сети  вл етс  . ( свободна  частота, i где О) станции; число станций в сети; N % длительность цикла. При нулевой либо скомпенсированной задержке . При наличии приращени  задержки эта величина определ етс  выражением Nk N N. ..,, где„ . Г -iflTUP-l i.W,N+ .. ,Z Z: f:; i-л где К - коэффициент усилени ; Tjj - величина задержки радиосигнала между i и j станци ми. Последнее вьфажение и позвол ет составить алгоритм двухсторонней синхронизаШи. Кажда  из станций сети в зан том временном канале передает информацию о величине Д j (со i - со) Тц, накопленной в течение предыдущего цикла. Прин та  от всех станций информаци  суммируетс  на каждой из станций о собственном значении величины A(j, накопленным за цикл, и фаза распределител  временных каналов, а следовательно, и канального сигнала при передаче сдвигаетс  в соответствии с величиной Z Aipj в противоположную по знаку сторону, что позвол ет компенсировать вли ние задержки на частоту.

На этапе вхождени  в св зь с помощью блока 2 фазировани  производитс  фаз1грование распределител  3 по синхросигаалу, принимаемому (С минимальной задержкой относительно тактовых точек временных каналов и фазирование делителей по синхросигналам, принимаемым в соответствующих временных каналах. По отклику фильтра 1 делитель тактовой частоты коммутатора 4 устанавливаетс  в нулевое состо ние, а делитель канальной частоты коммутатора 4 - в код, соответствующий базе синхросигнала . Одновременно производитс  коррекци  фазы опорного сигнала тактовой частоты. Дл  этого в начале временного канала вход делител  коммутатора подключаетс  к управл ющему элементу блока 6, а выход - к временному дискриминатору 5.

В момент фазировани  распределитель 3 не подстраиваетс , а по окончании процесса фазировани  подключаетс  к выходу ;д1равл ющего элемента блока 6 через коммутатор 4 и управл ющий элемент 13.

Коммутаци  делителей осуществл етс  сигналами с блока 8.

С помощью реверсивного счетчика 9 измер етс  фазовое рассогласование между опррны ми и канальными сигналами за врем  цикла. IВ зан том дл  передачи временном канале кажда  из станций информирует другие станции о состо нии реверсивного счетчика 9. В результате суммировани  значений кода, полученных от всех других станций, и кода собственного реверсивного счетчика 9 на выходе сумматора 11 формируетс  код, пропорциональный величине приращени  задержки радиосигнала. В соответствии со значением кода с помощью счетчика 12 и управл ющего элемента 13 производитс сдвиг фазы распределител  3, компенсирующий приращение задержки.

Установка счетчика 12 в нулевое состо ние производитс  сигналом с блока 8 управлени . Единичным сигналом с дещифратора 15 открываетс  элемент И 19, и вне зависимости от предьщущего состо ни  RS-триггера 16 последний переходит в единичное состо ние. При этом на элемент И 17 подаетс  разрешение, а вход элемента И 18 закрываетс  нулевым сигналом с противоположного плеча RS-триггера 16. При записи в счетчик 14 числа импульсов, соответствующего коду сумматора 11, на элемент И 20 подаетс  разрещение с дешифратора 15,

и по окончании счетного импульса на входе триттер 16 опрокидываетс , закрыва  посредством подачи на элемент И 17 нулевого сигнала на вход счетчика 14, который открываетс  вновь только по приходу сигнала начальной установки.

Предложенное устройство позвол ет за счет устранени  вли ни  задержки на среднюю частоту в сети обеспечить более высокую точность

синхронизации по временным каналам.

Claims (1)

1. Формула изобретени 

   Устройство синхронизащ1И многоканальных равнодоступных систем св зи, содержащее последовательно соединенные фильтр, блок фазировани , распределитель, коммутатор, временной дискриминатор и блок тактовой синхронизащ И , выход которого подключен к второму входу коммутатора, второй выход которого подключен к второму входу блока тактовой синхронизации , при этом вход временного дискриминатора соединен с входом фильтра, второй

   вход которого объединен с вторым входом временного дискриминатора и третьим входом блока тактовой синхронизации, второй выход распределител  подключен к второму входу блока фазировани , третий вход которого подключен к третьему входу, коммутатора, отличающеес  тем, что, с целью повыщени  точности синхронизации, введены блок приема информации и последовательно соединенные блок зшравлени , реверсивнътй счетчик, блок

   ключей, сумматор, счетчик и управл ющий элемент , выход которого подключен к дополнительному входу распределител , дополнительный выход которого подключен к блоку зшравлени , выходы которого подключены соответственно к вторым входам блока ключей, счекчика и сумматора, второй которого подключен к второму входу управл ющего элемента, третий вход которого соединен с третьим выходом коммутатора, причем дополнительные выходы блока тактовой синхронизации подключены соответственно к второму входу реверсивного счетчика и третьему входу счетчика , авторой вход фильтра через блок приема информации соед1шен с третьим входом блока

   ключей.

   Исто1шики и формапии, прин тые во внимание при экспе 1тизе 1. За вка № 2372221/18-09, кл. П (И L 7/02, 1976 (прототип).

   «м

   f( cyMMomOfy

   N «i