Изобретение относитс к электротехнике а более конкретно к системам управлени многофазны 0 тиристорными инверторами с трансформаториым выходом. Известно устройство дл управлени тиристорным инвертором, содержащее цепи подмагничивани силового трансформатора, которое обеспечивает однозначность пол рности остаточ иой индукции в трансформаторе вне зависимо ти от того, какой тиристор проводил последним 1. Блок запуска обеспечивает включение каждый раз одного и того же тиристора, поэтому в момент :пуска; исключаетс насыще ние силового трансформатора и обеспечиваетс надежный запуск инвертора. Однако это устройство предназначено только дл однофазных инверторов, так как Ц(гпн подмагнйчивани выполн ютс индивидуально дл каждого трансформатора, кроме того, уве личиваютс масса и габариты инвертора, так как указанное устройство воздействует на силовые цепи и требует сильноточных и энергетических элементов. Известно устройство дл управлени тирисгорным инвертором, которое при включении инвертора обеспечивает частоту выходных импульсов выще, чем в номинальном режиме, и тем самым представл ет насыщение выходного трансформатора и обеспечивает надежный запуск инвертора 2. Оцнако это устройство предназначаю только дл однофазных инверторов, кроме того, врем выхода инвертора на стационарный режим может быть недопустимо большим. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл управлени инвертором, содержащее задающий генератор, кольцевой пересчетный блок и выходные каскады 3. Указанное устройство обеспечивает гальваническую разв зку цепей Зтравлени от силовых и отличаетс высокой стабильностью угла сдвига фаз. Однако это устройство не обеспечивает надежного запуска тиристорного инвертора, так как до включени инвертора пол рность остаточной индукции в магнитопроводе силового тра1кформатора может быть как положитель37 ной, так и отрицательной. В момент пуска пер вым может включатьс тот тиристор, который вызовет дальнейшее увеличение индукции. А так как длительность управл ющих импульсов составл ет полпериода выходной частоты, то трансформатор инвертора может насытитьс и произойдет срыв комм)лгации, т.е. инвертор выходит из стро . Целью изобретени вл етс повышение надежности инвертора, в работе в момент пуска путем уменьшени длительности первого полупериода управл ющих импульсов. Поставленна цель достигаетс тем, что устройство дл управлени т-фазным тиристорны инвертором, содержащее задаюший генератор, подключенный ко входу кольцевого пересчетного блока на m триггерах и m выходных кас кадов, снабжено блоком запуска и m логическими блоками задержки, каждый из которых содержит элемент 2-2И-ИЛИ, тактируемый Dтриггер и два двухвходавых блока совпадени выходы которых подключены соответственно к выходным каскадам, одни из входов объеди нены и соединены с выходом тактируемого D-триггера, D- и R-входы которого объединены и подключены к блоку запуска, тактовый вход св зан с вь1ходом элемента 2-2И-ИЛИ, одни из входов которого подключены к выхо дам i-Toro триггера кольцевого пересчетного блока и к другим входам блоков совпадени , другие входь - к выходам j-того триггера кольцевого пересчетного блока, при этом j i + На фиг. 1 представлена схема устройства, на фиг. 2 приведены диаграммы, по сн ющие его работу. Устройство дл управлени т-фазным тиристорным инвертором содержит задающий генератор 1, кольцевой пересчетный блок 2, бло запуска 3,- логические блоки задержки 4 и 5 и выходные каскады 6, 7. Блок запуска 3 со стоит из механического выключател 8, транзистора 9 и делител на резисторах 10 и П. Каждый блок задержки состоит из элемента 2-2И-ИЛИ 12, тактируемого D-триггера 13 и двух двухвходовых блоков совпадени 14. Выходные каскады 6, 7 представл ют собой двухкратные усилители мощности, каждый из которых собран на транзисторах 15, 16 и тран сформаторе 17 с выходной обмоткой 18. Кол цевой пересчетный блок 2 дл простоты составлен из двух триггеров ), т.е. изображенное на фиг. 1 устройство предназначено дл управлени двухфазным инвертором. Устройство jyiH управлени т-фазным тири торным инвертором работает следующим обра 1зом. При подаче напр жени питани на выходе задающего генератора 1 формируютс импульсы 19, которые поступают на блок 2. На выходе первого триггера кольцевой пересчетной схемы формируютс пр мой 20 и инверсный 21 сигналы, на выходе второго триггера сигналы 22 и 23. Поскольку логические блоки задержки 4 и 5 выполнены по одной и той же схеме, принцип работы их одинаков, то далее останавливаютс на работе логического блока задержки 4. На выходе элемента 2-2И-ИЛИ , 12 формируютс сигналы 24, длительность которых равна времени, в течение которого сигналы на выходе триггеров, подключенных к элементу 2-2И-ИЛИ 12, совпадают. В данном случае длительность импульсов 24 равна четверти периода . Эти импульсы поступают на тактовый вход С тактируемого D-триггера 13, но они не могут изменить состо ние триггера, так как механический выключатель 8 блока 3 разомкнут , транзистор 9 открыт и с его коллектора на R- и D-выходы триггера поступает сигнал 25, соответствующий уровню логического О, который удерживает триггер в нулевом положении, и на выходе триггера отсутствует разрешающий сигнал 26. Выход триггера подключен к одним из входов блока совпадени 14, поэтому выходные сигналы 27, 28 блока совпадени 14 также равны О, транзисторы 15, 16 выходного каскада 6 закрыты и На обмотке 18 трансформатора 17 нет напр жени . Таким образом , несмотр на то, что задающий генера тор 1 и блок 2 функционируют, устройство в целом находитс в режиме ожидани . При замыкании механического выключател 8 транзистор 9 закроетс и на R- и D-выходы тактируемого D-триггера 13 поступит сигнал 25, соответствующий уровню логического 1. Поэтому , как только на входе С сигнал 24 изменит свое состо ние с О на 1, триггер 13 переключитс в состо ние 1, разреша тем прохождение единичных сигналов с выхода блока 2 на базы транзисторов 15, 16 выходного каскада 6. Первоначально на базу транзистора 15 поступит сигнал 27, длительность которого составл ет четверть периода выходной частоты. Затем на базы транзисторов 15, 16 начинают поступать .импульсы 27, 28, длительность которых составл ет полпериода выходной частоты, т.е. устройство в целом выходит на стационарный режим. Напр жение на выходной обмотке 18 трансформатора 17, поступающее на управл ющие электроды тиристоров, показано на диаграмме 29. Так как включаемый первым тиристор работает всего лишь четверть периода, предотвращаетс насыщение силовою трансфор .матора и повышаетс тем самым надежность инвертора в пусковом режиме. При большем числе триггеров в кольцевой пересчетной схеме длительность первого полупериода управл ющих импульсов может варьироватьс в более широких пределах. Например , в устройстве управлени , содержащем кол цевую пересчетную схему из щести триггеров, длительность первого полупериода управл ющи . импульсов может составл ть 90, 60 и 30 эл.гр дусов. Дл этого на другие входы элемента 2-2И-ИЛИ, подключенного одним из входов, например, к выходам первого триггера кольцевой пересчетной схемь, необходимо подавать сигналы соответственно с четвертого, п того и шестого триггеров кольцевой пересчетной схемы. В обшем случае кольцева пересчетна схема может состо ть из m триггеров. Тогда, дл того чтобы получить длительность перво- го полупериода управл ющих импульсов меньще или равной четверти периода выходной час тоты, другие входы элемента 2-2И-ИЛИ, подключенного одним из входов к входам i-oro триггера кольцевой пересчетной схемы, должны быть подключены к выходам j-oro триггера кольцевой пересчетной схеме, где j i + - Устройство пригодно дл утфавлени ннвертора любой фазности, в том числе и однофазными . Врем выхода инверторами на стационар ный режим составл ет менее полупериода выходной частоты. Формула изобретени Устройство дл управлени m-фaзньпvl тнристорным инвертором, содержащее задающий генератор , подключенный ко входу кольцевого пересчетаого блока на m триггерах и m выходных каскадах, отличающеес тем, что, с целью повышени надежности в работе инвертора в момент пуска, оно снабжено блоком запуска и m логическими блоками задержки , каждый из которых содержит элемент 2-2И-ИЛИ, тактируемый D-трнггер и два двухвходовых блока совпадени , выходы которых подключены к соответствующему выходному каскаду, одни из входов объединены и соединены с выходом тактируемого D-триггера, О- и R-входы которого объединены и подключены к блоку запуска, тактовый вход св зан с выходом элемента 2-2И-ИЛИ, одни из входов которого подключшы к выходам i-oro триггера кольцевого пересчетного блока и к другим входам блоков совпадени , а другие . входы - к выходам j-oro триггера кольцевого пересчетаого блока, при этом j i + - . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР tP 447811, кл. Н 02 Р 13/18, 1968.