SU754435A1

SU754435A1 - Аналоговый четырехквадрантный умножитель 1

Info

Publication number: SU754435A1
Application number: SU772558513A
Authority: SU
Inventors: Vitalij S Kalmykov; Sergej V Gushchin
Original assignee: Vitalij S Kalmykov; Sergej V Gushchin
Priority date: 1977-11-29
Filing date: 1977-11-29
Publication date: 1980-08-07

Description

Изобретение относится к усилительной технике, а именно к устройствам с переменным коэффициентом передачи и может быть использовано в аналоговых вычислительных машинах.

Известен перемножитель напряжения, содержащий дифференциальные усилительные каскады, генератор тока, логарифмирующие элементы [1].

Это устройство характеризуется сравнительно малым динамическим диапазоном входных напряжений.

Известно устройство,являющееся близким к изобретению, содержащее первый 15 и второй дифференциальные усилительные каскады, к управляющим входам каждого из которых подключен один вывод соответствующего генератора тока, вторые .выводы генераторов тока соеди-20 нены с первой шиной питания, между входами первого и второго дифференциальных усилительных каскадов подключены соответствующие источники напряжений-сомножителей, третий и четвер- 25 тый дифференциальные усилительные каскады, к управляющему входу каждого иэ которых присоединен соответствующий выход второго дифференциального усилительного каскада, пер

2

вый вход третьего дифференциального усилительного каскада соединен со вто рым входом четвертого дифференциального усилительного каскада и первым выходом, первого дифференциального усилительного каскада, второй вход третьего дифференциального усилительного каскада подключен к первому входу четвертого дифференциального усилительного каскада и второму выходу первого дифференциального усилительного каскада, первые и вторые выходы третьего и четвертого дифференциальных усилительных каскадов соединены соответственно с первым и вторым выходами устройства, которые через ' соответствующие резисторы нагрузки подключены ко ьторой шине питания, к первому выходу первого дифференциального усилительного каскада присоединен эмиттер первого логарифмического транзистора, эмиттер второго логарифмического транзистора присоединен ко второму выходу первого дифференциёльного усилительного каскада, базы первого и второго логарифмирующих транзисторов через резистор смещения подключены ко второй шине питания [2] .

3

754435

4

Это устройство обладает следующими недостатками.

Для получения высокой точности умножения требуется подбор логарифмирующих транзисторов для компенсации экспоненциональной составляющей множительного каскада, образованного $

третьим и четвертым дифференциальными усилительными каскадами. Необходимо также, чтобы транзисторы множительного каскада и логарифмирующие транзисторы были согласованы по своим динамическим характеристикам.

Для получения малых нелинейных искажений необходимо работать на линейных участках характеристик транзисторов, что приводит к ограничению 15 динамического диапазона входных сигналов.

Целью изобретения является повышение точности работы и расширение динамического диапазона входных сиг- 20 налов.

Предложенный умножитель отличается ,от известного тем, что в него введен балансирующий резистор, подключенный между коллекторами первого и второго __ логарифмирующих транзисторов.

На чертеже изображена функциональная схема предложенного аналогового четырехквадрантного умножителя..

Умножитель содержит первый 1, второй 2’, третий 3 и четвертый 4 30

дифференциальные усилительные каскады^ источники напряжений сомножителей 5 и 6, генераторы тска 7 и 8, первый 9 и второй 10 логарифмирующие транзисторы,резистор смещения 11,резисторы на- 35 грузки 12 и 13,балансирующий резистор 14,первая 15 и вторая 16 шины питания, первый 17 и второй 18 выходы устройства .

Устройство работает следующим до

образом.

. Функцию умножения выполняет множительный каскад,образованный . третьим и четвертым дифференциальными усилительными каскадами 3 и 4.

В выходном сигнале такого множительного каскада присутствует экспоненциальная составляющая.

Для ее компенсации служит логарифмический каскад образованный первым 9 и вторым 10 логарифмирующими тр&н- 50 зисторами.

Благодаря тому, что коллекторы первого 9 и второго 10 логарифмирующих транзисторов связаны между собой $$ через балансирующий резистор 14, влияние разброса параметров этих транзисторов на точность умножения уменьшается за счет протекания уравнительного тока через балансирующий резистор 14. 60

Кроме того, такое включение пер« вого 9 и второго 10 логарифмирующих транзисторов позволяет изменять функцию логарифмирования путе,и варьирования величины балансирующего резне- 65

тора 14 и тем самым эффективно компенсировать экспоненциальную соответствующую выходного напряжения устройства. Конструктивные отличия предложенного устройства позволили уменьшить выходные напряжения логарифмирующего каскада (при закороченном балансирующем резисторе 14 это напряжение минимально) .

Причем, чем больше входной сигнал, тем больше степень его ослабления.

Это позволяет подавать сравнительно большие входные напряжения без увеличения нелинейных искажений, так как транзисторы множительного каскада работают на линейном участке своих характеристик.

Таким образом, предложенное устройство обладает более высокой точностью работы и расширенным динамическим диапазоном входных сигналов.

Claims

Формула изобретения

.Аналоговый четырехквадрантный умножитель', содержащий первый и второй дифференциальные усилительные каскады, к управляющим входам каждого из которых подключен один вывод соответствующего генератора тока, вторые выводы генератора тока соединены с первой шиной питания, между входами первого и второго дифференциальных усилительных каскадов подключены соответствующие источники напряженийсомножителей, третий и четвертый дифференциальные усилительные каскады, к управляющему входу каждого из которых присоединен соответствующий выход второго дифференциального усилительного каскада, первый вход третьего дифференциального усилительного каскада соединен со вторым входом четвертого дифференциального усилительного каскада и первым выходом первого дифференциального усилительного каскада, второй вход третьего . дифференциального усилительного каскада подключен к первому входу четвертого дифференциального усилительного каскада и второму выходу первого дифференциального усилительного каскада, первые и вторые выходы третьего и четвертого дифференциальных усилительных каскадов соединены соответственно с первым и вторым выходами устройства, которые через соответствующие резисторы нагрузки подключены ко второй шине питания, к первому выходу первого дифференциального усилительного каскада присоеди нен эмиттер первого логарифмирующего транзистора, эмиттер второго логарифмирующего транзистора присоединен ко второму выходу первого дифференциального усилительного каскада, базы первого и второго логарифмирующих транзисторов через резистор смещения подключены ко второй шине питания, о тли чающи й с я

5

754435

6

тем, что, с целью повышения точности и расширения динамического диапазона входных сигналов, в него введен балансирующий резистор, подключенный между коллекторами первого и второго логарифмирующих транзисторов.