SU750717A1

SU750717A1 - Pulse converter

Info

Publication number: SU750717A1
Application number: SU782636255A
Authority: SU
Inventors: Евгений Александрович Евсеев; Александр Николаевич Горбунов; Юрий Викторович Гладков
Original assignee: Предприятие П/Я М-5156
Priority date: 1978-06-28
Filing date: 1978-06-28
Publication date: 1980-07-23

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСОВ(54) PULSE CONVERTER

1one

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл преобразовани двух последовательностей импульсов в третью импульсную последовательность, длительность импульсов и частота их следовани которой соответственно равны периоду следовани импульсов одной последовательности и частоте следовани другой последовательности.The invention relates to automation and computing, in particular to devices for converting two sequences of pulses into a third pulse sequence, the pulse duration and frequency of which follow, respectively, the pulse duration of one sequence and the frequency of the other sequence.

Известно устройство дл преобразовани импульсов, содержащее источник эталонного тока, ключ, интегрирующую емкость, компаратор , триггер и источник эталонного напр жени 1.A device for converting pulses is known, comprising a reference current source, a switch, an integrating capacitor, a comparator, a trigger, and a reference voltage source 1.

Недостаток устройства - ограниченные функциональные возможности.The disadvantage of the device is limited functionality.

Наиболее близким вл етс преобразователь импульсов, содержащий перЬый элемент И, подключенный первым входом к первой входной шине преобразовател импульсов , вторым входом - к выходу первого триггера, а выходом - к счетному входу второго триггера, первый выход которого соединен с первым установочным входом первого триггера, подключенного вторым установочным входом к выходной шине преобразовател импульсов и к первомуThe closest is a pulse converter containing the first AND element connected by the first input to the first input bus of the pulse converter, the second input to the output of the first trigger, and the output to the counting input of the second trigger, the first output of which is connected to the first installation input of the first trigger, connected by the second setup input to the output bus of the pulse converter and to the first

выходу третьего триггера, соединенного установочными входами соответственно с второй входной шиной преобразовател импульсов и выходом компаратора, подключенного первым входом к шине нулевого потенциала, , а вторым входом - к выходу блока преобразовани длительности импульсов в напр жение , входы которого соответственно соединены с вторыми установочными входами второго и третьего триггеров 2.the output of the third trigger connected by the installation inputs to the second input bus of the pulse converter and the output of the comparator connected by the first input to the zero potential bus, and the second input to the output of the pulse-to-voltage conversion unit, the inputs of which are respectively connected to the second installation inputs of the second and third trigger 2.

Недостаток устройства - ограниченныйThe disadvantage of the device is limited

10 частотный диапазон изменени входных сигналов , а именно максимальна частота второй импульсной последовательности должна быть в три раза меньше частоты первой импульсной последовательности. Это ограничение вызвано тем, что после окончани 10, the frequency range of the input signals, namely, the maximum frequency of the second pulse sequence should be three times less than the frequency of the first pulse sequence. This restriction is due to the fact that after

15 выходного импульса устройство с приходом очередного импульса первой последовательности переходит в режим зар да, который длитс в течение времени одного периода следовани импульсов первой последовательности, и если в течение этого времени приходит импульс второй последовательности , то работа устройства становитс неустойчивой из-за возможности одновременного включени цепей зар да и разр да блока преобразовател длительности импульсов в напр жение. Цель изобретени - расширение частотного диапазона. С этой целью в преобразователь импульсов , содержащий первый элемент И, подключенный первым входом к первой входной шине преобразовател импульсов, вторым входом - к выходу первого триггера, а выходом - к счетному входу второго триггера , первый выход которого соединен с первым установочным входом первого триггера, подключенного вторым установочным входом к выходной шине преобразовател импульсов и к первому выходу третьего триггера , соединенного установочными - входами соответственно с второй шиной преобразовател импульсов и выходом компаратора , подключенного первым входом к шине нулевого потенциала, а вторым входом - к выходу блока преобразовани длительности импульсов в напр жение, дополнительно введены второй и третий элементы И, подключенные выходами к входам блока преобразовани длительности импульсов в напр жение, причем первый вход второго элемента И, подключенного вторым входом к второму выходу второго триггера, соединен с первым выходом третьего триггера, подключенного вторым выходом к первому входу третьего элемента И, второй вход которого соединен с первым выходом второго триггера. На чертеже изображена блок-схема устройства . Преобразователь импульсов содержит первый, второй и третий триггеры 1, 2, 3, блок 4 преобразовани длительности импульсов в напр жение,выполненный на источнике 5 посто нного по величине зар дноразр дного тока и интегратора 6, компаратор 7, первый, второй и третий элементы И 8, 9 и 10. Элемент И 8 подключен первым входом к первой входной шине 11 преобразовател импульсов и соединен вторым входом с выходом (инверсным) триггера 1. Выход элемента И 8 подключен к счетному входу триггера 2, соединенного первым выходом с первым установочным входом триггера 1 и с вторым входом элемента И 10. Второй (инверсный) выход триггера 2 подключен к второму входу элемента И 9. Выходы элементов И 9 и 10 соединены соответственно с входами блока 4 преобразовани длительности импульсов в напр жение , подключенного выходом к второму входу компаратора 7. Выход компаратора 7, соединенного первым входом с шиной нуле-вого потенциала, подключен к одному установочному входу триггера 3, другой установочный вход которого соединен с второй входной шиной 12 преобразовател импульсов . Первый выход триггера 3 подключен к второму установочному входу триггера 1, первому входу элемента И 9 и выходной шине 13 преобразовател импульсов. Второй (инверсный) выход триггера 3 соединен с первым входом элемента И 10. Работает устройство следуюш,им образом . Перва последовательность импульсов FI поступает на шину 11, соединенную с первым входом элемента И 8. Втора импульсна последовательность В поступает на шину 12, соединенную с одним из установочных входов триггера 3 (входом установки триггера в нуль). Перед началом работы триггер 1 находитс в нулевом состо нии , а триггеры 2 и 3 - в единичном состо нии . При этом на второй вход элемента И 8 подан разрешаюш,ий потенциал с выхода триггера 1, аналогично с первых выходов триггеров 2 и 3 поданы разрешающие потенциалы на второй вход элемента И 10 и первый вход элемента И 9 соответственно. Срабатывание триггеров 1-3 происходит в моменты изменени на их входах низкого потенциала на высокий. В момент прихода первого импульса последовательности FI открываетс элемент И 8, выходной импульс которого переключает триггер 2 в нулевое состо ние. Потенциалом с второго выхода триггера 2 открываетс элемент И 9, а сигналом с выхода элемента И 9 включаетс в источнике 5 цепь зар да интегратора 6. Зар дный ток поступает на интегратор б до момента прихода следующего импульса FI . В момент прихода этого импульса сигналом с выхода элемента И 8 триггер 2 возвращаетс в исходное единичное состо ние. При этом низким потенциалом с второго выхода тригrgpa 2 закрываетс по второму входу элемент И 9, а высоким потенциалом с первого выхода триггера 2 открываетс по второму входу элемент И 10. При по влении высокого потенциала на первом выходе триггера 2, его передним фронтом устанавливаетс в единичное состо ние триггер 1 (несмотр на наличие на его втором входе ВЫСОКОГО потенциала с первого выхода триггера 3). При этом закрываютс элементы И 8 и 9, а на интеграторе 6 запоминаетс напр жение, пропорциональное временному интервалу между двум импульсами последовательности FI . В момент прихода импульса F триггер 3 устанавливаетс в нулевое состо ние. При этом на первом выходе триггера 3 и, соответственно , выходной щине 13 формируетс передний фронт выходного сигнала FJ и закрываетс по первому входу элемент И 9. Сигналом с второго выхода триггера 3 через элемент И 10 включаетс в источнике 5 цепь разр да интегратора 6. В момент перехода выходного напр жени интегратора 6 через нуль на выходе компаратора 7 по вл етс сигнал, который возвращает тригrep 3 в единичное состо ние. Низким потенциалом второго выхода триггера 3 закрываетс по первому входу элемент И 10, выключа цепь разр да интегратора 6. Высоким потенциалом первого выхода триггера 3 открываетс по первому входу элемент И 9 и возвращаетс в нулевое состо ние триггер 1, который открывает по второму входу элемент И 8. На выходной шине 13 формируетс задний фронт выходного сигнала устройства.15 the output pulse of the device with the arrival of the next pulse of the first sequence enters the charge mode, which lasts for the time of one pulse period of the first sequence, and if the pulse of the second sequence comes during this time, the device becomes unstable due to the possibility of simultaneous activation circuits of charge and discharge of the converter unit of the pulse duration into voltage. The purpose of the invention is to expand the frequency range. For this purpose, a pulse converter containing the first element I connected by the first input to the first input bus of the pulse converter, the second input to the output of the first trigger, and the output to the counting input of the second trigger, the first output of which is connected to the first setting input of the first trigger, connected by the second setup input to the output bus of the pulse converter and to the first output of the third trigger connected by the setup - inputs, respectively, to the second bus of the pulse converter and output the house of the comparator connected to the zero potential bus by the first input and the second input to the output of the pulse-to-voltage conversion unit, additionally introduced the second and third elements AND connected by outputs to the inputs of the pulse-to-voltage converting unit, the first input of the second element And, connected by the second input to the second output of the second trigger, is connected to the first output of the third trigger, connected by the second output to the first input of the third element And, the second input of which is connected n with the first release of the second trigger. The drawing shows a block diagram of the device. The pulse converter contains the first, second and third triggers 1, 2, 3, block 4 converts the duration of the pulses into a voltage, performed on the source 5 of a constant magnitude charge charge current and the integrator 6, the comparator 7, the first, second and third elements And 8, 9, and 10. Element 8 is connected by the first input to the first input bus 11 of the pulse converter and connected by a second input to the output (inverse) of the trigger 1. The output of the element 8 and 8 is connected to the counting input of the trigger 2 connected by the first output to the first setting input of the trigger 1 and the second input of the element 10. The second (inverse) output of the trigger 2 is connected to the second input of the element 9. The outputs of elements 9 and 10 are connected respectively to the inputs of the unit 4 converting the duration of pulses into a voltage connected by the output to the second input of the comparator 7. The output of the comparator 7, connected by the first input to the zero potential bus, is connected to one installation input of the trigger 3, the other installation input of which is connected to the second input bus 12 of the pulse converter. The first output of the trigger 3 is connected to the second installation input of the trigger 1, the first input element And 9 and the output bus 13 of the pulse converter. The second (inverse) output of the trigger 3 is connected to the first input of the element E 10. The device works in the following way. The first sequence of FI pulses goes to bus 11, which is connected to the first input of element 8. And the second pulse sequence B goes to bus 12, which is connected to one of the installation inputs of trigger 3 (the installation input of the trigger to zero). Before the start of operation, trigger 1 is in the zero state, and triggers 2 and 3 are in the single state. At the same time, the second input of the And 8 element is supplied with resolving potential from the output of flip-flop 1, similarly from the first outputs of flip-flops 2 and 3 the resolving potentials are fed to the second input of the And 10 element and the first input of the And 9 element, respectively. Triggers 1–3 are triggered at times of low potential to high on their inputs. At the moment when the first pulse of the sequence FI arrives, an AND 8 opens, the output pulse of which switches trigger 2 to the zero state. The potential from the second output of trigger 2 opens element 9 and the signal from the output of element 9 switches source 5 of the integrator charge circuit 6. The charging current flows to integrator b until the next FI pulse arrives. At the moment of arrival of this pulse by the signal from the output of the element AND 8, the trigger 2 returns to the initial single state. In this case, the low potential from the second output of the trigger 2 is closed at the second input of the element And 9, and the high potential from the first output of the trigger 2 opens the second entrance of the element 10. When a high potential appears at the first output of the trigger 2, state trigger 1 (despite the presence of a high potential at its second input from the first output of trigger 3). At the same time, the elements AND 8 and 9 are closed, and the integrator 6 remembers the voltage proportional to the time interval between two pulses of the sequence FI. At the moment of arrival of the pulse F, the trigger 3 is set to the zero state. At the same time, at the first output of the trigger 3 and, accordingly, the output slit 13, the front edge of the output signal FJ is formed and the element 9 closes on the first input. The signal from the second output of the trigger 3 through the element 10 includes in the source 5 an integrator discharge circuit 6. B The moment when the output voltage of the integrator 6 crosses zero at the output of the comparator 7, a signal appears that returns the trigger 3 to one. The low potential of the second output of the trigger 3 is closed at the first input of the element AND 10, turning off the discharge circuit of the integrator 6. The high potential of the first output of the trigger 3 opens the first input of the element AND 9 and returns to the zero state the trigger 1 8. On the output bus 13 a rising edge of the output signal of the device is formed.

С приходом очередного импульса последовательности FI триггер 2 снова устанавливаетс в нулевое состо ние, открыва элемент И 9 и включа в источнике 5 цепь зар да интегратора 6. Если при этом очередной импульс последовательности R приходит до окончани зар да интегратора 6, то при установке триггера 3 в нулевое состо ние на его первом выходе по вл етс низкий потенциал, по переднему фронту которого на выходной шине 13 формируетс передний фронт нового импульса последовательности Fi и закрываетс элемент И 9, включа цепь зар да интегратора 6. С приходом следующего импульса последовательности FI триггер 2 возвращаетс в единичное состо ние. При этом закрываетс по второму входу эЛемент И 9, устанавливаетс в единичное состо ние триггер 1 (закрыва элемент И 8) и открываетс элемент И 10, выходной сигнал которого включает в источнике 5 цепь разр да интегратора 6. По окончанию разр да интегратора 6 блока 4 триггер 3 возвращаетс в единичное состо ние. Соответственно закрываетс элемент И 10, открываетс по первому входу элемент И 9, на выходе устройства формируетс задний фронт последовательности Б и возвращаетс в нулевое состо ние триггер 1. В дальнейшем работа устройства протекает аналогичным образом.With the arrival of the next pulse of the sequence FI, trigger 2 is again set to the zero state by opening element 9 and turning on integrator 6 charge circuit 6 in source. If the next pulse of sequence R arrives before the integrator 6 has finished charging, then when trigger 3 is set a low potential appears at its first output to the zero state, on the leading edge of which at the output bus 13 the leading edge of the new pulse of the sequence Fi is formed and element I 9 is closed, including the integrator 6. With the arrival of the next pulse sequence FI trigger 2 returns to the single state. When this is closed at the second input, the Element I 9, the trigger 1 (the element 8) is closed, and the element 10 opens, the output signal of which includes the integrator discharge circuit 6 at the source 5. At the end of the integrator discharge 6 of block 4 trigger 3 is returned to the one state. Accordingly, element And 10 is closed, element And 9 opens on the first input, the trailing edge of sequence B is formed at the output of the device and trigger 1 returns to the zero state. Subsequently, operation of the device proceeds in a similar way.

Таким образом, предлагаемое устройство в отличие от известного обеспечивает нормальную работу при поступлении импульсов второй последовательности F. не только после окончани процесса зар да интегратора блока преобразовани длительности импульсов в напр жение, но и до окончани процесса зар да, что позвол ет увеличить частотный диапазон изменени входных сигналов.Thus, the proposed device, in contrast to the known, ensures normal operation when pulses of the second sequence F are received, not only after the end of the charging process of the integrator of the unit converting the duration of the pulses into voltage, but also before the end of the charging process, which allows to increase the frequency range input signals.

Claims

Invention Formula

The pulse converter containing the first element And connected by the first input to the first input bus of the pulse converter, the second input to the output of the first trigger, and the output to the counting input of the second trigger, the first output of which is connected to the first installation input of the first trigger connected to the second setting input to the output bus of the pulse converter and to the first output of the third trigger, connected by installation inputs, respectively, to the second input bus of the pulse converter and the output of the computer A rapper connected by a first input to a zero potential bus and a second input to an output of a pulse-to-voltage conversion unit, characterized in that, in order to expand the frequency range, the second and third And elements connected to the inputs are additionally inserted into the pulse converter. the pulse duration to voltage conversion unit, the first input of the second element I, connected by the second input to the second output of the second trigger, is connected to the first output of the third trigger, second output to the first input of the third element And, the second input of which is connected to the first output of the second trigger.

Sources of information taken into account in the examination 1. S. Kulikov. V. Impulse measuring transducers. M., “Energie, 1974, p. 82-84.

2. USSR author's certificate

No. 515268, cl. And 03 K 5/13, 1975 (prototype).

3

g

rt

one

I

I I

"Live O J .. ™

I

M