SU750512A1 - Устройство дл определени логарифма отношени двух сигналов - Google Patents
Устройство дл определени логарифма отношени двух сигналов Download PDFInfo
- Publication number
- SU750512A1 SU750512A1 SU782615028A SU2615028A SU750512A1 SU 750512 A1 SU750512 A1 SU 750512A1 SU 782615028 A SU782615028 A SU 782615028A SU 2615028 A SU2615028 A SU 2615028A SU 750512 A1 SU750512 A1 SU 750512A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- voltage
- effect transistor
- output
- source
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЛОГ.ЛРИФМА ОТНОШЕНИЯ ДВУХ СИГНАЛОВ
I
Изобретение относитс к устройствам функционального преобразовани электрических сигналов и может быть использовано В аналоговых вычислительных машинах.
Одно из известных устройств аналогичного назначени содержит ключевые элементы, накопительный конденсатор, управл емый полевой транзистор, блок сравнени 1.
Это устройство имеет невысокую точность работы.
Наиболее близким к предлагаемому вл етс устройство дл определени логарифма отношени двух сигналов, содержащее соединенные последовательно блок сравнени и одновибратор, выход блока сравнени подключен к выходу устройства, первый вход блока сравнени соединен с выходом первого ключевого элемента, а через разр дный резистор - с шиной нулевого потенциала , вход первого ключевого элемента через второй ключевой элемент присоединен к первому источнику опорного напр жени и через зар дный конденсатор подключен к шине нулевого потенциала, выход одновибратора соединен с управл ющими входами первого и второго ключевых элементов, первый вывод токоограничительного резистора подключен ко входу третьего ключевого элемента, вход четвертого ключевого элемента через запоминающий конденсатор присоединен к первому выводу второго источника опорного напр жени 2.
Это устройство характеризуетс погрешностью преобразовани ,обусловленного вли нием входного сопротивлени и входного тока блока сравнени .
Цель изобретени - повышение точности работы.
10 Предложенное устройство отличаетс
Ф от известного тем, что в него введены первый и второй управл емые полевые транзисторы , затвор первого управл емого полевого транзистора соединен с первым выводом токоограничительного резистора, второй
15 вывод которого подключен ко входу устройства , выход третьего ключевого элемента подключен к шине нулевого потенциала, второй вывод второго источника опорного напр жени соединен со стоком первого
2Q управл емого полевого транзистора, исток которого подключен ко второму входу блока сравнени и стоку второго управл емого полевого транзистора, исток которого присоединен к первому выводу второго источника опорного напр жени , выход блока сравнени через четвертый ключевой элемент подключен к затвору второго управл емо1о полевого транзистора, управл юише входы третьего и четвертого ключевых элементов соединены с выходом одновибратора,
На чертеже показана функциональна схема устройства дл определени логарифма отношени двух сигналов.
Схема содержит блок 1 сравнени , одновибратор 2, первый и второй ключевые элементы 3 и 4, зар дный конденсатор 5, разр дный резистор 6, первый источник 7 опорного напр жени , вход 8 устройства, выход 9 устройства, третий и четвертый ключевые элементы 10 и 11, запоминаюш,ий конденсатор 12, второй источник 13 опорного напр жени , первый и второй управл емые полевые транзисторы 14 и 15, шина 16 нулевого потенциала, токоограничительный резистор 17.
Устройство работает следующим образом.
В исходном состо нии первый ключевой элемент 3 замкнут, а второй, третий и четвертый ключевые элементы 4, 10 и 11 разомкнуты .
При подаче напр жени на вход 8 устройства на выходе 9 блока 1 сравнени по вл етс сигнал, запускаюш,ий одновибратор 2. При этом первый ключевой элемент 3 размыкаетс , а второй, третий и четвертый ключевые элементы 4, 10 и 11 замыкаютс . Зар дный конденсатор 5 зар жаетс от первого источника 7 опорного напр жени до величины его напр жени , затвор первого управл емого полевого транзистора 14 подключаютс к шине 16 нулевого потенциала, при этом источник входного напр жени 8 нагружаетс резистором 17, напр жение на.затворе второго управл емого полевого транзистора 15 устанавливаетс равным выходному напр жению блока 1 сравнени . Так как первый ключевой элемент 3 разомкнут, то на первом входе блока 1 сравнени нулевой потенциал, на втором входе блока 1 сравнени также нулевой потенциал. Таким образом, напр жение затвор-исток первого управл емого полевого транзистора 14 равно нулю, при этом через него течет начальный ток стока.
Полага , что входной ток блока 1 сравнени много меньше начального тока стока первого управл емого полевого транзистора 14, то этот же ток должен протекать через второй управл емый полевой транзистор 15. Напр жение затвор-исток второго управл емого полевого транзистора 15 определ етс как функци от тока стока. В результате напр жение на затворе второго управл емого полевого транзистора 15 равно сумме напр жений затвор-исток этого транзистора и второго источника опорного напр жени 13.
После окончани импульса с выхода j;iiioi H6paTopa 2, соответствующего описанпо .му выше подготовительному этапу, начинаетс рабочий этап. Первый ключевой элемент 3 замыкаетс , второй, третий и четвертый ключевые элементы 4, 10 и 11 размыкаютс , зар дный конденсатор 5 начинает разр жатьс по экспоненциальному закону
через разр дный резистор 6, при этом на втором входе блока 1 сравнени устанавливаетс потенциал, равный напр жению на входе 8 устройства.
Действительно, так как третий и четвертый ключевые элементы 10 и И разомкнуты, то напр жение на запоминающем конденсаторе 12 не мен етс , не мен ютс напр жение затвор-исток и ток стока второго управл емого полевого транзистора 15, не мен етс ток стока первого управл емого
полевого транзистора 14. Следовательно, напр жение затвор-исток первого управл емого полевого транзистора 14 остаетс таким же, как и в подготовительный период, т. е. равным нулю.
Вследствие того, что входное сопротивление первого управл емого полевого транзистора 14 велико, напр жение со входа 8 устройства поступает на второй вход блока 1 сравнени без искажений. Таким образом исключаетс погрешность смешени нулевого уровн и коэффициента передачи первого управл емого полевого транзистора 14.
После достижени на зар дном конденсаторе 5 уровн напр жени , равным входному , блок 1 сравнени срабатывает и запускает одновибратор 2. На это.м заканчиваетс рабочий этап и вновь начинаетс подготовительный этап.
Длительность рабочего этапа пропорциональна логарифму отношени напр жений первого источника опорного напр жени 7 и входного напр жени на входе 8 устройства.
Claims (2)
1.Патент США Х« 3686513, кл. 307-229. 1972.
2.Патент СШ.А. ,No 3676661. кл. 235-193. 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782615028A SU750512A1 (ru) | 1978-05-11 | 1978-05-11 | Устройство дл определени логарифма отношени двух сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782615028A SU750512A1 (ru) | 1978-05-11 | 1978-05-11 | Устройство дл определени логарифма отношени двух сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750512A1 true SU750512A1 (ru) | 1980-07-23 |
Family
ID=20764329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782615028A SU750512A1 (ru) | 1978-05-11 | 1978-05-11 | Устройство дл определени логарифма отношени двух сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU750512A1 (ru) |
-
1978
- 1978-05-11 SU SU782615028A patent/SU750512A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3131318A (en) | Time controlled power circuit | |
US4107550A (en) | Bucket brigade circuits | |
US4217543A (en) | Digital conductance meter | |
SU750512A1 (ru) | Устройство дл определени логарифма отношени двух сигналов | |
US3809874A (en) | Device for calculating the mean value of a succession of data | |
JPS54147881A (en) | Standing wave ratio indicator | |
GB932835A (en) | Function generator | |
US3879668A (en) | Converter circuit | |
US4074257A (en) | Auto-polarity dual ramp analog to digital converter | |
US4635037A (en) | Analog to digital converter | |
US3101406A (en) | Electronic integrating circuit | |
SU760412A1 (ru) | Одновибратор1 | |
RU1791824C (ru) | Множительно-делительное устройство | |
RU1820396C (ru) | Перемножитель электрических сигналов | |
SU746928A1 (ru) | Реле времени | |
SU1529424A1 (ru) | Устройство дл задержки импульсов | |
SU599283A1 (ru) | Аналоговое запоминающее устройство | |
RU2062548C1 (ru) | Регенеративный компаратор | |
SU1647652A1 (ru) | Аналоговое запоминающее устройство | |
SU581472A1 (ru) | Интегрирующее устройство | |
SU1078323A1 (ru) | Устройство дл автоматической коррекции дрейфа нулевой линии хроматографа | |
SU1484163A1 (ru) | Аналоговое запоминающее устройство | |
SU684727A1 (ru) | Управл емый генератор пилообразного напр жени | |
SU786012A1 (ru) | Генератор импульсов с электронной перестройкой частоты | |
SU453793A1 (ru) | ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВ•:?:'•: Т пч |