SU748485A1 - Apparatus for transferring message with data comprrssion - Google Patents

Apparatus for transferring message with data comprrssion Download PDF

Info

Publication number
SU748485A1
SU748485A1 SU772495946A SU2495946A SU748485A1 SU 748485 A1 SU748485 A1 SU 748485A1 SU 772495946 A SU772495946 A SU 772495946A SU 2495946 A SU2495946 A SU 2495946A SU 748485 A1 SU748485 A1 SU 748485A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
memory
cell
output
Prior art date
Application number
SU772495946A
Other languages
Russian (ru)
Inventor
Олег Борисович Коростелев
Юрий Николаевич Костин
Николай Николаевич Михальченко
Юрий Александрович Онищенко
Виктор Александрович Толокольников
Original Assignee
Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Им.Н.Э.Баумана
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Им.Н.Э.Баумана filed Critical Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Им.Н.Э.Баумана
Priority to SU772495946A priority Critical patent/SU748485A1/en
Application granted granted Critical
Publication of SU748485A1 publication Critical patent/SU748485A1/en

Links

Description

. V 1 Изобретение относитс  к технике передачи непрерывных сообщений и может быть использовано в системах св зи и передачи данных. Известны устройства дл  передачи сообщений содержащие регистр текущей выборки, элементы И, ИЛИ, регистры максимальной и минимальной выборок, сумматор, блок сравнени , элемент задержки 1. Эффективность работы таких устройств резко снижаетс  при наложении на передаваемое сообщение щумов, и они имеют неравномерный поток выходных данных Известны также передатчики устройств дл  телеизмерени , содержащие блок отбора информащ и , адаптивный дискретизатор, блок уставокадаптивного дискретизатора, блок времени , анализатор частоты отсчетов и выходной блок 2. В таких устройствах достигаетс  равномерный поток выходных данных путем изменени  точности передаваемых сообщений и они также не дают эффективного сжати  сообщений в присутствии г1омех. Наиболее близким по технической сущности  вл етс  устройство дл  передачи информации со сжатием данных, содержпп1ее коммутатор, первый и второй выходы которого подключены соответствешю к первым входам блока оценки интервала коррел ции и первой  чейки пам ти и через блок вычислени  характеристик помех к первому входу блока управлени , первый выход которого соединен с управл ющим входом блока ключей, к информационным входам которого подключены выходы  чеек блока пам ти, выход блока ключей и второй выход блока управлени  подключены ко входам сумматора, выход.блока сравнени  соединен с первым входом  чейки существенных отсчетов блока пам ти, выход каждой предыдущей  чейки блока пам ти подключен ко входу каждой последующей  чейки блока пам ти, выходы синхронизатора соединены с синхронизирующими входами блока сравнени  и блока управлени , регистр вьщачи, регистр сдвига оценок и регистр контрольных величин 3. Недостатком этого устройства вл етс  неравномер1п 1Й поток выходных отсчетов. Неравномерность обусловлена случайным характером формировани  существенных отсчетов. .Вторым недостатком устройства  вл етс  отсутствие св зи между блоком оденки интерва ла коррел ции и блоком пам ти, что приводит к усложнению блокаоценки и ёрМЯа коррел ции. Третьим недостатком устройства  вл етс  длительное врем  выполнени  операций сравнени  оценки входного параметра и контрольной величины, котора  осуществл  етс  поразр дно с помощью сдвигающих регистров .,. Целью изобретени   вл етс  повышение быстродействи  устройства. Цель достигаетс  введением блока ассоциа . тивной выборки, выход сумматора соединен со вторым входом  чейки существенных отсче тов блока пам ти и с первым входом блока срав нени , выход которого подключен ю; второму входу первой  чейки блока пам ти, выход  чейки суцдественных отсчетов блока пам ти соединен с соответствующим входом блока ключей, выходы  чеек блока пам ти подключены к соответствующим входам блока оценки интервала коррел ции и блока ассоциативной выборки, первый и второй выходы которого соединены соответственно со вторым входом блока сравнени  и со входом регистра выдачи. Существенные отсчеты считываютс  дл  передачи в регистр выдачи равномерно во времени с помощью блока ассоциативной выборки; на блок оденки интервала коррел ции подаютс  одновременно несколько отсчетов входного сигнала из блока пам ти, образующ интервал, на котором анализируетс  количество пересе ний нулевого уровн ; На сумматор из блока пам ти, через блок ключей подаетс  последний существенныйотсчет со знаком минус, в результате Чего на сумматоре вычисл етс  разность оценки текущего входного Обсчёта и оценки последнего существенного отсчета, подаваема  затем на блок сравнени  с целью рещени  вопроса о значимости текущего отсчета. / На чертеже представлена функциональна  схема предлагаемого устройства передачи сооб щений, состо щего из коммутатора 1,  чеек пам ти , вход щих в состав блока пам ти 3, блока оценки интервала коррел ции 4, блока вычислени  характеристик помех 5, блока управлени  6 и сумматора 7, вход щих в блок 8 вычислени  оценок входных сигналов , блока ключей 9, блока ассоциативной выборки 10, входов устройства 11, блока сравнени  12, регистра вьщачи 13,  чейки существенных отсчетов 14, синхронизатора 15, выходов устройства 16 и 17. Рассмотрим работу устройства передачи информа1аш. Дл  простоты предположим, что устройство  вл етс  одноканальным. В момент первого опроса t. -го канала коммутатор 1 пропускает первый отсчет S на вход  чейки 2у блока пам ти3, где он запоминаетс , и на вход блока оценки интервала коррел ции 4. Цри зтом на вход блока вычислени  характеристик помех 5 подаетс  аналоговый сигнал с аналогового выхода коммутатора. Блок оценки интервала коррел ции анализирует поступающие из  чеек блока пам ти 3 N прощедщих отсчетов входного процесса и подсчитывает среднее число нулей среди поступивщих значений. Так как  чейки при приеме первого отсчета остаютс  пустыми, блок оценки интервала коррел ции выдает в вь1числительный блок сигнал об отсутствии коррел ции процесса. Следует отметить, что в прототипе получение нового значени  числа нулевых отсчетов в блоке оценки интервала коррел ции требует отрезка врем.ени, равного N периодам дискретизации входного процесса, в то врем  как в данном - только одного периода дискретизации. Блок вычислени  характеристик помех 5 на основании анализа процесса, поступающего с аналогового выхода коммутатора 1, вычисл ет характеристики помехи и также передает информацию о ней в блок управлени  6 блока вычислешй оценок входных сигналов 8. Блок управлени  6 предназначен дл  управлени  сумматором 7 и блоком ключей 9. По сигналу от блока 6 блок ключей 9 подключает ко входу сумматора 7 такое количество  чеек блока пам ти 3, чтобы получить наилучщую оценку входного отсчета путем взвещенного суммировани  содержимого  чеек пам ти на сумматоре. Так как рассматриваема  выборка  вл етс  первой, то блок управлени  6 по сигналу отсутстви  коррел ции из блока 4 подключит ко входу сумматора с помощью блока ключей 9 только одну  чейку 2 из блока пам ти. При обработке первого отсчета синхронизатор 15 выдает управл ющий сигнал в блок сравнени  12, который формирует сигнал неизбыточности  чеек 14 и 2- .По этому сигналу в  чейку 14 переписываетс  оценка отсчета с выхода сумматора, а в  чейку 2 заноситс  ассоциативный признак неизбьпочности отсчета, содержащегос  в этой  чейке (таким признаком может  вл тьс , например, единица, в специально отведенном разр де  чейки). Аналогичным образом обрабатываютс  первые отсчеты. по всем каналам (t -1,23...П), где п - число каналов. Обработка вторых -821, и последующих 8ц| отсчетов происходит следующим образом. Пусть в момент t коммутатор 1 коммутирует t -и канал. Тогда на цифровом выходе коммутатора по витс  отсчет , который подаетс  в  чейку 2 блока пам ти 3, где он запоминаетс . Одновременно происходит последовательна  перезапись содержимого  чее пам ти в  чейки с- большим индексом: 2-N-2 N-ir- 9 . N-Ji-- l 2 , , где (-) означает пересылку. В момент перезаписи отсчеты с выходов  чеек пам ти 2.,-2 , а также с 1:ифрового Выхода коммутатора поступают на входы блока оценки интервала коррел ции 4. Блок 4 вычисл ет количество нулевых отсчетов среди этих N+ 1 отсчетов и передает в блок 6 величршу, обратную этому количеству. На дру гой вход блока 6 из блока вычислени  ха; рактеристик помех, который определ ет уровень помех путем фильтрации аналогового сигнала, подаетс  информаци  об уровне поме Блок 6 на основании информации о помехах и о степени коррел ции отсчетов по заданному алгоритму вычисл ет количество прошлых отсчетов, необходимых дл  получе ни  наилучшей оценки отсчета путем взвешенного суммировани . Затем по сигналу от синхронизатора 15 блок 6 выдает управл ющий сигнал в блок ключей 9, где открываетс  нужное количество ключей, предварительно вычисленное в блоке При этом соответствующее количество отсчето через блок 9 проходит на вход сумматора 7 дл  взвешенного суммировани . Затем в блоке 9 открываетс  ключ, пропускающий на вход сумматора оценку последаего существенного отсчета , , содержащегос  в  чейке 14 блока пам ти, со знаком минус. Полученна  на выходе сумматора разность оце нок текущего и последнего существенного отсчета подаетс  на блок сравнени  12, где она сравниваетс  с допуском, поступающим из блока ассоциативной выборки. Если эта разность превышает допуск, то блок сравнени  выдает сигналы в  чейку 14 блока пам ти 3, по которому ее содержимое сбрасываетс  и в  чейку 2, по которому к содер жимому этой  чейки добавл етс  ассоциативныи признак существенности отсчета в этой  чейке. Так как содержимое  чейки 14 сброшено, то оценка последнего существенного отсчета со знаком минус на сумматор 7 больше не поступает и на его выходе возникает оценка текущего отсчета . Эта оценка по сигналу от блока сравнени  записываетс  в  чейку 14. После этого устройство готово к приему следующего отсчета. Считывание сущес венных отсчетов в регистр вьщачи и из него на выход устройства производитс  равномерно 5-6 во времени по инициативе блока ассоциативной выборки и с его помощью. Когда наступает момент подачи в регистр вьщачи 13 очередного существенного отсчета, блок ассоциативной выборки анализирует содержимое  чеек пам ти 3 на наличие в них ассоциативного признака существенности отсчета. После вы влени  всех  чеек с признаками существенности блок 10 считывает содержимое той из вы вленных  чеек, индекс которой больще. При этом признак существенности сбрасываетс . В случае, когда считывание происходит из  чеек с индексами,близкими к N , что означает угрозу потери существенного отсчета, блок 10 выдает сигнал в блок сравнени  12 дл  увеличени  допуска. После увеличени  допуска средний интервм между существенными отсчетами возрастает, а веро тность того. , существеннь.й отсчет останетс  несчитанным, снизитс . При считывании существенных отсчетов из  чеек-с, MalibiMH индексами блок 10 выдает сигнал в блок 12 дл  снижени  допуска, что уменьшает средний интервал между существенными отсчетами и снижает веро тность отсутстви  существенного отсчета в  чейках 2 - 7.N при очередном считывании в регистр вь1Дачи. В случае многоканального устройства, кажда„  чейка 2. представл ет собоЙ блок пам ти    чейка 2 представл ет обой блок i На число слов, равное числу каналов - П Ассоциативный признак существенности может быть указан в виде п -разр дного.слова, каждый разр д которого соответствует одному из каналов. При этом при наличии существенного отсчета в канале, в разр д признака, соответствующий этому каналу, должна быть записана единица . Такой признак  вл етс  групповой служебной информацией. Блок ассоциативной Выборки в этом случае работает следующим образом. Когда Наступает врем  передачи очередного существенного отсчета, блок ассоциативной выборки просматривает все ассоциативные признаки. Затем из  чеек, содержацц1х ненулевые признаки, выбирает ту, индекс котор ж наибольший. После этого блок анализирует в каком разр де этого признака содержитс  перва  единица и считывает отчет, соответствующий этому разр ду. После считывани  разр д, соответствующий считанному каналу, автоматически сбрасываетс . Служебна  информаци , сопровождающа  каждый существенный отсчет, считьшаетс  с выхода 17 блока 10. Предлагаемое устройство осуществл ет буферизацию случайного потока сжатых данных. При этом в качестве буферного запоминающего ycTpofictBa используетс  пам ть самого устройства сжати  данных. Это позвол ет более эффективно использовать пам ть. Совокупность блока пам ти 3 и блока ассоциативной выборки не  вл етс  блоком ассоциативной пам ти, так как запись в эту пам ть осуществл етс  аппаратно, и  чейки 24,2 , ..., 2j Недоступны дл  пр мой записи. Такой блок пам ти легко реализуетс  на современной мик роэЯектронной базе логических элементов и элементов .. V 1 The invention relates to a technology for transmitting continuous messages and can be used in communication systems and data transmission. A device for transmitting messages containing a register of the current sample, elements AND, OR, registers of maximum and minimum samples, an adder, a comparison unit, a delay element 1 are known. The efficiency of such devices decreases sharply when they are overlaid on the transmitted message and they have an uneven output data flow. Transmitters of telemetry devices are also known, containing an information sampling unit, an adaptive sampler, a set-up adaptive sampler block, a time block, a sampling rate analyzer and yhodnoy unit 2. In such devices, a uniform flow is achieved by varying the output accuracy of the transmitted messages and they also do not provide efficient message compression in the presence g1omeh. The closest in technical essence is a device for transmitting information with data compression, containing a switch, the first and second outputs of which are connected to the first input of the control unit corresponding to the first inputs of the correlation interval estimator and the first memory cell, the first output of which is connected to the control input of the key block, to the information inputs of which the outputs of the memory block slots are connected, the output of the key block and the second output of the control block are connected to About the inputs of the adder, the output of the comparison unit is connected to the first input of the cell of significant samples of the memory block, the output of each previous cell of the memory block is connected to the input of each subsequent cell of the memory block, the outputs of the synchronizer are connected to the synchronizing inputs of the comparison block and the control block, the register , the shift shift register and the control value register 3. A disadvantage of this device is the non-uniform 1 1 1 поток output sample stream. The unevenness is due to the random nature of the formation of significant samples. The second drawback of the device is the lack of communication between the odeclock block of the correlation interval and the memory block, which leads to the complication of block evaluation and interim correlation. The third drawback of the device is the long execution time of the comparison operation of the evaluation of the input parameter and the control value, which is carried out sequentially with the help of shift registers. The aim of the invention is to improve the speed of the device. The goal is achieved by the introduction of an assoc block. The output of the adder is connected to the second input of the cell of essential samples of the memory block and to the first input of the comparison block whose output is connected; the second input of the first cell of the memory block, the output of the cell of the vital samples of the memory block is connected to the corresponding input of the key block, the outputs of the cells of the memory block are connected to the corresponding inputs of the correlation interval estimator and the associative sample block, the first and second outputs of which are connected respectively to the second the input of the comparison unit and the input of the output register. Essential counts are read out for transmission to the issue register evenly over time using an associative sampling block; several samples of the input signal from the memory block are simultaneously fed to the unit of the correlation interval, forming an interval in which the number of zero-level intersections is analyzed; The last block with the minus sign is fed to the accumulator from the block of keys. As a result, the difference in the estimate of the current input calculation and the estimate of the last significant count is calculated on the accumulator, then applied to the comparison block to resolve the significance of the current count. The drawing shows a functional diagram of the proposed message transmission device consisting of switch 1, memory cells included in memory block 3, correlation interval estimation block 4, interference characteristics calculator 5, control block 6 and adder 7 entering block 8 for calculating estimates of input signals, key block 9, associative sample block 10, device inputs 11, comparison block 12, register 13, cells of significant samples 14, synchronizer 15, device outputs 16 and 17. Consider the operation of the device edachi informa1ash. For simplicity, assume the device is single channel. At the time of the first survey t. switch channel 1 passes the first sample S to the input of cell 2y of the memory unit 3, where it is stored, and to the input of the correlation interval estimator 4 unit. An interference signal from the analogue output of the switch is input to the input of the interference characteristics calculator 5. The correlation interval estimator analyzes 3 N input samples from the input process from the memory block and calculates the average number of zeros among the incoming values. Since the cells in the reception of the first sample remain empty, the correlation interval estimator gives the computational unit a signal that there is no process correlation. It should be noted that in the prototype, obtaining a new value of the number of zero samples in the correlation interval estimation block requires a time interval equal to N sampling periods of the input process, while in this one there is only one sampling period. The interference characteristics calculation unit 5, based on the analysis of the process coming from the analog output of the switch 1, calculates the interference characteristics and also transmits information about it to the control unit 6 of the computing unit for estimating input signals 8. The control unit 6 is designed to control the adder 7 and the key block 9 On a signal from block 6, the key block 9 connects to the input of the adder 7 such a number of cells of the memory block 3 in order to obtain the best estimate of the input sample by summing the contents of the memory cells to the sums ator. Since the considered sample is the first, the control unit 6, by the non-correlation signal from block 4, connects to the input of the adder using the key block 9 only one cell 2 from the memory block. During the processing of the first sample, the synchronizer 15 outputs a control signal to the comparison unit 12, which generates a signal of non-redundancy of cells 14 and 2. By this signal, the estimate of the reference from the adder output is rewritten in cell 14, and the associative sign of non-inability of reference, containing this cell (such a sign may be, for example, a unit, in a specially allocated discharge cell). The first readings are processed in the same way. on all channels (t -1,23 ... P), where n is the number of channels. Processing the second -821, and the subsequent 8c | The readings are as follows. Let at time t switch 1 commutes t -th channel. Then, at the digital output of the switch, it reads the count, which is fed to cell 2 of memory block 3, where it is stored. At the same time, sequential rewriting of the contents of the memory into cells with a large index occurs: 2-N-2 N-ir-9. N-Ji-- l 2, where (-) means transfer. At the moment of rewriting, the samples from the outputs of memory cells 2., - 2, and also from 1: the digital output of the switch arrive at the inputs of the correlation interval estimation unit 4. Block 4 calculates the number of zero samples among these N + 1 samples and transmits to block 6 The reciprocal of this quantity. To the other input of block 6 from the calculation block; interference characteristics, which determine the level of interference by filtering the analog signal, provide information about the level of the block; 6, based on the interference information and the degree of correlation of the samples, use a predetermined algorithm to calculate the number of past samples needed to obtain the best estimate of the sample by weighted sum . Then, according to a signal from synchronizer 15, block 6 outputs a control signal to key block 9, where the required number of keys, previously calculated in block, is opened. At that, the corresponding count through block 9 passes to the input of adder 7 for weighted summation. Then, in block 9, a key is opened, which passes to the input of the adder an estimate of the last significant count, contained in cell 14 of the memory block, with a minus sign. The difference obtained from the output of the adder, the estimate of the current and last significant reference, is fed to comparison unit 12, where it is compared with the tolerance coming from the associative sample block. If this difference exceeds the tolerance, the comparison unit outputs signals to cell 14 of memory 3, by which its contents are dropped, and cell 2, by which an associative sign of materiality of the count in this cell is added to the content of this cell. Since the contents of cell 14 are reset, the last significant count with the minus sign is no longer received by adder 7, and at its output a current count estimate is generated. This estimate is recorded by the signal from the comparator unit in cell 14. After that, the device is ready to receive the next reading. Essential readings are read into the register of the receipt and from it at the output of the device is performed uniformly 5-6 in time by the initiative of the block of associative sampling and with its help. When the moment of submission to the register of the next 13 essential countdown comes, the associative selection block analyzes the contents of memory cells 3 for the presence of an associative feature of the counting significance in them. After all cells with evidence of materiality have been detected, block 10 reads the contents of that detected cell whose index is higher. With this, the sign of materiality is reset. In the case where the reading occurs from cells with indices close to N, which means the danger of losing a significant reading, unit 10 outputs a signal to comparison unit 12 to increase the tolerance. After increasing the tolerance, the average interval between significant readings increases, and the probability of that. A substantial countdown will remain unread, decrease. When reading significant counts from cells-with, MalibiMH indices block 10 outputs a signal to block 12 to reduce tolerance, which reduces the average interval between significant readings and reduces the likelihood of no significant readings in cells 2-7. In the case of a multichannel device, each cell 2. represents a memory block. Cell 2 represents a block i. For a number of words equal to the number of channels — P An associative sign of materiality can be specified as a n-bit word, each word which corresponds to one of the channels. In this case, if there is a significant reference in the channel, a unit should be written to the bit of the attribute corresponding to this channel. This feature is group overhead. The block of associative Sampling in this case works as follows. When it is time to transfer the next significant count, the block of associative sampling looks at all associative attributes. Then, from the cells containing non-zero signs, selects the one whose index is greatest. After that, the block analyzes in which bit of this sign the first unit is contained and reads the report corresponding to this bit. After reading, the bit corresponding to the read channel is automatically reset. The service information accompanying each substantial count is considered from output 17 of block 10. The proposed device buffers a random stream of compressed data. In this case, the memory of the data compression device itself is used as the buffer memory ycTpofictBa. This allows more efficient use of the memory. The combination of the memory block 3 and the associative sample block is not an associative memory block, since the memory is written to this memory, and cells 24,2, ..., 2j are not available for direct recording. Such a memory block is easily implemented on a modern microelectronic base of logic elements and elements.

Claims (3)

1.Авторское свидетельство СССР № 531158, 5 кл. G 08 С 19/16, 1974.1. USSR Author's Certificate No. 531158, 5 cells. G 08 C 19/16, 1974. 2.Авторское свидетельство СССР № 319954, кл. G 08 С 19/16, 1970.2. USSR author's certificate number 319954, cl. G 08 C 19/16, 1970. 3.Авторское свидетельство СССР № 365847, кл. Н 04 В 1/66, 1971 (прототип).3. USSR author's certificate number 365847, cl. H 04 B 1/66, 1971 (prototype).
SU772495946A 1977-06-17 1977-06-17 Apparatus for transferring message with data comprrssion SU748485A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772495946A SU748485A1 (en) 1977-06-17 1977-06-17 Apparatus for transferring message with data comprrssion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772495946A SU748485A1 (en) 1977-06-17 1977-06-17 Apparatus for transferring message with data comprrssion

Publications (1)

Publication Number Publication Date
SU748485A1 true SU748485A1 (en) 1980-07-15

Family

ID=20713168

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772495946A SU748485A1 (en) 1977-06-17 1977-06-17 Apparatus for transferring message with data comprrssion

Country Status (1)

Country Link
SU (1) SU748485A1 (en)

Similar Documents

Publication Publication Date Title
EP0199088B1 (en) Method and apparatus for modifying a run-length limited code
KR900019424A (en) Apparatus and method for coupling a digital signal to a communication medium in the form of a packet
US3846708A (en) Digital demodulation of frequency-shift keyed data signals
SU748485A1 (en) Apparatus for transferring message with data comprrssion
RU167430U1 (en) A device for estimating the probability of error per bit for signals with eight-position phase modulation by four-position signals
RU175190U1 (en) DEVICE FOR ASSESSING THE PROBABILITY OF ERROR BY BIT FOR SIGNALS WITH SIXTEEN POSITION PHASE MODULATION BY TWO POSITION SIGNALS
US3573729A (en) Error detection in multilevel transmission
US4219851A (en) Group coded recording data recovery system
RU191273U1 (en) DEVICE FOR ASSESSING THE PROBABILITY OF ERROR BY BIT FOR SIGNALS WITH SIXTEEN POSITION PHASE MODULATION BY EIGHT OPPOSITION SIGNALS
RU2133501C1 (en) Method and device to identify classes of signals
RU187640U1 (en) DEVICE FOR ASSESSING THE PROBABILITY OF ERROR BY BIT FOR SIGNALS WITH SIXTEEN POSITION PHASE MODULATION ON FOUR POSITION SIGNALS
RU2017333C1 (en) Discrete data transfer channel checking device
RU2284665C1 (en) Device for cyclic synchronization
US5204833A (en) Method and apparatus for recording waveform
SU951719A1 (en) Device for receiving bipolar multi-level signals
SU1736002A2 (en) Digital filter
SU1381572A1 (en) Device for processing and compacting data
RU2280956C1 (en) Device for synchronization by cycles
RU1795446C (en) Multichannel device for code comparison
SU1093987A1 (en) Frequency meter
SU1716607A1 (en) Digital filter with multilevel delta modulation
SU736114A1 (en) Switchable digital correlator
SU1434453A1 (en) Adaptive statistical analyzer
SU477420A1 (en) Processor for online correlation analysis
SU1180927A1 (en) Correlator