SU746948A1 - Storing frequency divider - Google Patents
Storing frequency divider Download PDFInfo
- Publication number
- SU746948A1 SU746948A1 SU782607720A SU2607720A SU746948A1 SU 746948 A1 SU746948 A1 SU 746948A1 SU 782607720 A SU782607720 A SU 782607720A SU 2607720 A SU2607720 A SU 2607720A SU 746948 A1 SU746948 A1 SU 746948A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- emitter
- collector
- base
- thyristor
- Prior art date
Links
Description
(54) НАКОПИТЕЛЬНЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ Изобретение относитс к импульсной техни в частности к счетчикам импульсов со многими устойчивыми состо ни ми. Известен накопительнь й делитель частоты, содержаший тиристор на транзисторах различной проводимости, между коллектором одного из транзисторов и базой другого, включенного по схеме с общим эмиттером, включен накопительный конденсатор, причем к точке соединени вывода конденсатора с базой транзистора включен коллектор разр дного транзистора, включенного по схеме с обшей базой, а его эмиттер через диодно-резистивный переключатель тока соединен с шиной источника импульс ных сигналов. Питание делител осуществл ют от источника посто нного напр жени , а импул сы подают на цепь разр да 1 . Недостатками известного накопительного делител частоты вл ютс низка надежность в работе устройства за счет отсутстви цепей управлени началом такта делител , которые необходимы дл построени многоустойчивых фазовых элементов. Целью изобретени вл етс повышение надежности устройства в работе и реверсивное управление началом такта выходных импульсов . , Поставленна цель достетаетс тем, что в накопительный делитель частоты, содержаший тиристор на транзисторах различной проводимости , коллектор первого и эмиттер второго через соответствуюшие резисторь соединены с общей шиной, а между коллектором первого и базой второго транзисторов включен конденсатор, к базе второго транзистора подключен коллектор разр дного транзистора, включенного по схеме с общей базой, эмиттер которого через резистор соединен с эмиттером первого транзистора тиристора, введены дополнительные транзисторы различной проводимости, включенные по схеме с заземленной базой, коллекторы которых подключены соответственно к коллектору и эмиттеру разр дного транзистора , а их эмиттеры - к отдельным шинам управлени , причем эмиттер первого транзистора тиристора соединен с шиной источника импульсов .(54) ACCUMULATING FREQUENCY DIVIDER The invention relates to a pulsed technique, in particular, to pulse counters with many stable states. A cumulative frequency divider containing a thyristor on transistors of different conductivity is known, between the collector of one of the transistors and the base of the other, connected according to the common emitter circuit, a storage capacitor is connected, and the collector of the discharge transistor, connected to circuit with a common base, and its emitter is connected to a source bus of a pulse signal through a diode-resistive current switch. The divider is powered from the constant voltage source, and the impulses are fed to the discharge circuit 1. The disadvantages of the known cumulative frequency divider are the low reliability of the device operation due to the absence of control circuits for the start of the clock of the divider, which are necessary for the construction of multi-stable phase elements. The aim of the invention is to increase the reliability of the device in operation and to reversely control the start of the beat of the output pulses. The goal is reached by the fact that the collector of the frequency containing the thyristor on transistors of different conductivity, the collector of the first and the emitter of the second is connected to a common bus through the corresponding resistor, and a collector is connected to the collector of the first and second transistors of the common transistor, connected by a common base circuit, the emitter of which through a resistor is connected to the emitter of the first transistor of the thyristor, additional transistors are introduced of different conductivity, connected according to a circuit with a grounded base, the collectors of which are connected to the collector and emitter of the discharge transistor, respectively, and their emitters to separate control buses, with the emitter of the first transistor of the thyristor connected to the pulse source bus.
На чертеже представлена принципиальна электрическа схема накопительного делител частоты.The drawing shows the basic electrical circuit of the cumulative frequency divider.
Накопительньш делитель частоты содержит тиристор на транзисторах 1 и 2, накопитель ный-конденсатор 3 включен между базой транзистора 2 и резистором 4 (коллекторной нагрузкой транзистора 1). Разр дна цепь ; делител частоты составлена из резистора 5 и транзистора 6. Делитель частоты питают (совместно с цепью разр да) энергией входных импульсов, подлежащих, делению, через шину 7. Транзисто| Ы 8 и 9 служат дл ревесивного сдвига начала такта последовательности выходных импульсов делител . .Причем дп Cumulative frequency divider contains a thyristor on transistors 1 and 2, storage capacitor 3 is connected between the base of transistor 2 and resistor 4 (collector load of transistor 1). Discharge chain; the frequency divider is made up of resistor 5 and transistor 6. The frequency divider is fed (together with the discharge circuit) with the energy of the input pulses to be divided, via the bus 7. Transistor | Ы 8 and 9 are used for reversing shift of the beginning of the cycle of the sequence of output pulses of the divider. . Why dp
сдвига влево используют шину з равлени 10, а дл сдвига вправо - шину управлени 11. Выходом устройства вл етс коллектор транзстора 1..shift to the left, use the bus 10, and to shift to the right, control bus 11. The output of the device is the collector of transistor 1 ..
Накопительный делитель частоты работает следующим образом. В исходном состо нии, когда импульсы на шине 7 отсутствуют, устроство обесточено. С подачей на входную шину 7 последовательности импульсов положительной пол рности первым же импульсом через резистор 5 открываетс транзистор 6. Коллекторный ток этого транзистора отпирает транзистор 2, а тот в свою очередь отпирает транзистор 1. На резисторе 4 (выход делител ) по вл етс напр жение, которое далеедейст вуёт на базу транзистора 2 через конденсатор 3. Происходит лавинообразный процесс 13$11ИрайМ Тйрйс тора на трйзйстбрах 1 и 2. При этом конденсатор 3 через транзистор I гИ коллекторньгй переход транзистора б зар жаетс почти до амплитуды входных импульсов . С oKOHimiteeM первого импульса конденсатор 3, зар женный со знаком минус на.базу транзистора 2, запирает его, в он, в свою очередь, запирает транзистор 1. Это состо ние транзисторов 1 и 2 сохранитс до тех пор, пока не будет разр жен конденсатор 3.Accumulative frequency divider works as follows. In the initial state, when the pulses on the bus 7 are absent, the device is de-energized. When the pulse sequence of positive polarity is fed to the input bus 7, the first pulse through the resistor 5 opens the transistor 6. The collector current of this transistor turns on the transistor 2, which in turn turns on the transistor 1. A voltage appears on the resistor 4 (divider output) which goes on to the base of transistor 2 through capacitor 3. An avalanche-like process takes place. 13 $ 11АRIM TriRs of a torus on speed 1 and 2. At the same time, a capacitor 3 through the transistor IGI collects the junction of the transistor b the amplitude of the input pulses. With oKOHimiteeM of the first pulse, a capacitor 3, charged with a minus sign on the base of transistor 2, locks it, in turn, it in turn locks up transistor 1. This state of transistors 1 and 2 will remain until the capacitor is discharged 3
Разр д конденсатора 3 начинаетс со второго входного импульса, который через резистор 5 приоткрывает транзистор 6 На эрем , равное длительности входного импульса. При этом конденсатор 3 разр жаетс на определенную ступеньку. Число ступенек пазр да конденсатора 3 определ ет коэффициент делени .The discharge of the capacitor 3 begins with the second input pulse, which through the resistor 5 opens the transistor 6 By an era, equal to the duration of the input pulse. In this case, the capacitor 3 is discharged to a certain step. The number of steps of capacitor 3 determines the division factor.
После разр да конденсатора 3 очередной входной имгтульс вызывает отпирание тиристор и в схеме развиваетс описанный выше лавинообразный процесс.After the capacitor 3 is discharged, the next input pulse causes the thyristor to open and the avalanche-shaped process described above develops in the circuit.
Дл сдвига начала такта последовательности выходных импульсов влево на шину 10 подают импульс положительной пол рности с длительностью, равной длительности входных импульсов. При этом транзистор 8 отпираетс и конденсатор 3 разр жаетс дополнительно на определенную ступеньку, что ускор ет процесс цикла его разр да на один шаг во времени .To shift the start of the cycle of the sequence of output pulses to the left, bus 10 is fed a pulse of positive polarity with a duration equal to the duration of the input pulses. In this case, the transistor 8 is unlocked and the capacitor 3 is discharged additionally to a certain step, which speeds up the cycle of its discharge by one step in time.
Дл сдвига начала такта последовательности выходных импульсов вправо на шиму 11 подают импульс отрицательной пол рности. Транзистор 9 отпираетс и блокирует поступление входного импульса на транзистор 6, и тем самым напр жение на кондйюаторе 3 не измен етс , так как цикл его разр да задерживаетс на один шаг.To shift the start of the clock cycle of the sequence of output pulses to the right, a pulse of negative polarity is applied to the pulse 11. The transistor 9 is turned off and blocks the input pulse to the transistor 6, and thus the voltage on the capacitor 3 does not change, since its discharge cycle is delayed by one step.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782607720A SU746948A1 (en) | 1978-03-29 | 1978-03-29 | Storing frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782607720A SU746948A1 (en) | 1978-03-29 | 1978-03-29 | Storing frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU746948A1 true SU746948A1 (en) | 1980-07-23 |
Family
ID=20761148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782607720A SU746948A1 (en) | 1978-03-29 | 1978-03-29 | Storing frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU746948A1 (en) |
-
1978
- 1978-03-29 SU SU782607720A patent/SU746948A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3740660A (en) | Multiple phase clock generator circuit with control circuit | |
US3735277A (en) | Multiple phase clock generator circuit | |
US3522444A (en) | Logic circuit with complementary output stage | |
US3610951A (en) | Dynamic shift register | |
SU746948A1 (en) | Storing frequency divider | |
US3657557A (en) | Synchronous binary counter | |
US3648181A (en) | Pulse generating circuit for producing pulses of amplitude which is a multiple of the amplitude of the source voltage | |
US3546597A (en) | Frequency divider circuit | |
US3517211A (en) | Frequency divider circuit | |
US3713046A (en) | Waveform generator with accurate mark to space ratio | |
EP0415047B1 (en) | Precision timing circuit | |
SU748804A1 (en) | Multivibrator | |
US3324307A (en) | Flip-flop circuit | |
SU480110A1 (en) | Memory device | |
SU376880A1 (en) | MULTI-PHASE PULSE GENERATOR | |
SU632070A1 (en) | Current pulse shaper | |
SU932598A1 (en) | Pulse generator | |
US3543185A (en) | Pulse generator with step frequency control | |
SU449520A3 (en) | Current pulse shaper for memory devices | |
SU514445A1 (en) | Logical pulse store | |
SU1053281A1 (en) | Time pulse discriminator | |
SU822373A1 (en) | Signal generator | |
SU1152087A2 (en) | Frequency divider | |
SU1182669A1 (en) | Frequency divider with variable countdown | |
SU661833A1 (en) | Clock synchronization device |