SU738168A1 - Mds-transistor- based multistage switching apparatus - Google Patents
Mds-transistor- based multistage switching apparatus Download PDFInfo
- Publication number
- SU738168A1 SU738168A1 SU772553210A SU2553210A SU738168A1 SU 738168 A1 SU738168 A1 SU 738168A1 SU 772553210 A SU772553210 A SU 772553210A SU 2553210 A SU2553210 A SU 2553210A SU 738168 A1 SU738168 A1 SU 738168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- transistors
- sources
- voltage
- resistor
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в измерительной аппаратуре, .5The invention relates to automation and computing and can be used in instrumentation, .5
Известен многоканальный коммутатор аналоговых сигналов содержит в каждом каналеМДП-транзистор, повто-, ритель напр жени , генератор термозависимого тока, ключевые транзисто- д ры и резисторы 11. Така реализаци не учитывает то, что температурный коэффициент тока стока мен етс и может принимать положительное/ нулевое и отрицательное значени . Поэтому в ., отдельных случа х при изменении температуры- компенсаци , которую реализует генератор термозависимого, тока, ухудшает стабилизацию сопротивлени МДП-транзисторов. 20The multichannel analog signal switch is known to contain in each channel an MDP transistor, a repeater, a voltage detector, a thermal-dependent current generator, key transistors, and resistors 11. This implementation does not take into account that the temperature coefficient of the drain current changes and can accept a positive / zero and negative values. Therefore, in individual cases with a change in temperature, the compensation that the thermodependent current generator implements impairs the stabilization of the resistance of MIS transistors. 20
Известен также многоступенчатый коммутатор на МДП-транзисторах, со- . держащий шины входных сигналов, подключенные к истокам МДП-транзисторов первой ступени, стоки которых соеди- 25 нены с истоками МДП-транзисторов второй ступени, к стокам которых подключены нагрузочный резистор, шина выходных сигналов с присоединенным к ней одним входом суммирующего Опеоа- ,«Also known multistage switch on MIS transistors, co. holding the input signal busses connected to the sources of the first-stage MOSFET transistors, whose drains are connected to the sources of the second-stage MIS transistors, to the drains of which the load resistor is connected, the output signal bus with one input of the summing Opea-, “
цйонного усилител , другой вход Которого подключен к шине отпирающего сигнала, затворы всех МДП-транзисторов через сЬбтветствутшциёрезисторы подключены к шине запирающего сигнала , а также переключатели 2.A circuit amplifier, the other input of which is connected to the gate signal bus, the gates of all MOS transistors are connected via a matching resistor to the gate signal bus, as well as switches 2.
Недостатками известного коммута .fopa вл етс модул ци сопротивлени канала МДП-транзисторов в зависимости от величины тока стока и от температурного коэффициента тока стока , что снижает надежнбсть работы коммутатора .The disadvantages of the known .fopa switch are the modulation of the resistance of the channel of MIS transistors depending on the magnitude of the drain current and on the temperature coefficient of the drain current, which reduces the reliability of the switch operation.
С целью-повьииени надежности работы в многоступенчатый коммутаторIn order to improve the reliability of work in a multi-stage switch
йаМДП-транзисторах, содержащий шины входных сигналов, подключенные к истокам МДП-транзисторов первой ступени , стоки которых соединены с истоками соответствующих МДП-транзисторов второй ступени, к стокам которых подключены нагрузочный резистор, шина выходных сигналов с присоединенным к ней одним входомcyмIvtиpyющeгo .операционного усилител , другой вход которого подключен к шине отпирающего сигнала, затворы всех КДП-транзисторов через соответствующие резисторы под ключёнй Г Шйй е, з апйрающе го си гн а ла , также переключатели, введены два вычитающих устройства, блок выделени абсолютного значени напр жени , два термостабильных источника тока, термостабильный резистор и дополнительный МДП-транзистор, при это входы первого вычитающего устройства соединены соответственно с выходной шиной и через переключатель с истоком одного из МДП-транзисторов второ ступени, а выход - с третьим входом суммирующего операционного усилител и через блок выделени абсолютного значени , напр жени с соединенными парашл гльно термостабильными источниками тока, выходы которых подключены соответственно к термостабильному резистору; к истоку дополнительного МДП-транзистора и через второе вычитающее устройство - k четвертому входу суммирующего операционного усилител , выход которого подключен к общей шине переключателей, второй вывод которых соединен с затворами соответствующих МДП-транзисторов.jaMDP transistors containing input signal buses connected to the sources of first-stage MOS transistors, whose drains are connected to the sources of the corresponding second-stage MIS transistors, to the drains of which a load resistor is connected, the output signal bus with a single input Ivt-emitting operational amplifier connected to it, the other input of which is connected to the unlocking signal bus, the gates of all the KDP transistors through the corresponding resistors under the key ΓSyuy, the charging circuit, also switches, are entered Va subtractive devices, an absolute voltage isolation unit, two thermostable current sources, a thermostable resistor, and an additional MOS transistor, with the inputs of the first subtractive device connected to the output bus and via a switch to the source of one of the MOS transistors of the second stage, and the output - with the third input of the summing operational amplifier and through an absolute value allocation unit, voltage with connected parachl thermally stable current sources, the outputs of which are connected us to a thermostable resistor, respectively; to the source of the additional MOS transistor and through the second subtractive device - to the fourth input of the summing operational amplifier, the output of which is connected to the common bus of switches, the second output of which is connected to the gates of the corresponding MOS transistors.
На чертеже представлена схема устройства дл случа , когда число ступеней равно двум, а число каналов - четырем.The drawing shows a diagram of the device for the case when the number of steps is two, and the number of channels is four.
Шины 1-4 входных сигналов подключены к истокам ключевых МДП-транзисторов 5-8, образующих первую ступень Стоки этих транзисторов соединены с истоками МДП-транзисторов 9 и 10, образующих вторую ступень. Переменный нагрузочный резистор 11 подключен к стокам МДП-транзисторов 9 и 10 и к 111ине в 1ходных сигналов 12. Один вход вычитающего устройства 13 соединен с выходной шиной 12, а второй вход через переключатель 14 соединен с истоком МДП-транзистора 9. Выход вычитающего устройства 13 подсоединен ко входу блока выделени абсолютного значени напр жени 15 и к третьему входу суммирующего операционного усилител 16. Выход блока выделени абсолютного значени напр жени 15 подключён к управл гющим входам тёрмостабильных источников тока 17 и 18. Выход источника тока- 18 соединен с выводом термостабильного резистора 19, другой конец которого соединен с общей точкой устройства. Выход источника тока 17 соединен с истоками МДП-транзистора 20, сток которого подсоединен к общей точке. Первый вход вычитающего устройства 21 подключен к выходу источника тока 18 и к выводу термостабильного резистора 19, второй вход подключен к выходу источника тока 17 и к истоку МДПтранзистора 20, а выход к четвертому входу суммирующего операционного усилител 16. Отпирающее напр жение 22 подключено ко второму входу суймйрующего операционного усилител 16. Выход усилител 16 подключен .к общей шине переключателей 23-28,Bus 1-4 input signals connected to the sources of the key MOS transistors 5-8, forming the first stage. The drain of these transistors are connected to the sources of the MOS transistors 9 and 10, forming the second stage. Variable load resistor 11 is connected to the drains of MOS transistors 9 and 10 and to 111 in 1-input signals 12. One input of the detractor device 13 is connected to the output bus 12, and the second input is connected through the switch 14 to the source of the MIS transistor 9. The output of the detractor device 13 connected to the input of the absolute value selection unit 15 and to the third input of the summing operational amplifier 16. The output of the absolute value selection unit 15 is connected to the control inputs of the thermally stable current sources 17 and 18. The output and source of electricity- 18 is connected to terminal thermostable resistor 19 whose other end is connected to the common point of the device. The output of the current source 17 is connected to the sources of the MOS transistor 20, the drain of which is connected to a common point. The first input of the subtracting device 21 is connected to the output of the current source 18 and to the output of the thermostable resistor 19, the second input is connected to the output of the current source 17 and to the source of the MDP transistor 20, and the output to the fourth input of the summing operational amplifier 16. The unlocking voltage 22 is connected to the second input summing operational amplifier 16. The output of the amplifier 16 is connected. to the common bus switches 23-28,
к которой также подключен затвор ЦП-транзистора 20. Шина запирающего сигнала 29 через резисторы 30-35 соединена с затворами всех ключевых МДП-транзисторов 5-10.which is also connected to the gate of the CPU transistor 20. The bus gate signal 29 through resistors 30-35 is connected to the gates of all key MOS transistors 5-10.
Предлагаемый многоступенчатый коммутатор работает следующим образом.The proposed multi-stage switch works as follows.
МДП-транзисторы 5 и 9 открыты отпирающим напр жением, поступающим с суммирующего операционного усилите 16 через замкнутые переключатели 23 и 27. Переключатели 24, 25, 26, 28 разомкнуты, МДП-транзисторы 6, 7, 8 и ID заперты сигнашом источника запирающего напр жени по шине 29 через резисторы 31, 33, 34 и 35. При этом мощность рассеивают только резисторы 30 и 32. Входное напр жение с шины 1 через открытые транзисторы 5 и 9 поступает на первый вход суммирующего операционного усилител 16, производ щего стабилизацию величины напр жени затвор-исток открытых МДП-транзисторов. Переключатель 14 к входу вычитающего устройства 13 подключает исток- того из МДП-транзисторов 9 или 10, который из них открыт.MOSFET transistors 5 and 9 are opened by unlocking voltage supplied from summing operational power 16 through closed switches 23 and 27. Switches 24, 25, 26, 28 are open, MOS transistors 6, 7, 8 and ID are locked by a blocking source bus 29 through resistors 31, 33, 34 and 35. In this case, power is dissipated only by resistors 30 and 32. The input voltage from bus 1 through open transistors 5 and 9 is fed to the first input of summing op amp 16, which stabilizes the voltage open source shutter gate anzistors. The switch 14 to the input of the subtracting device 13 connects the source of the MOS transistors 9 or 10, which of them is open.
Дл устранени модул ции сопротивлени МДП-транзисторов от протекающего тока используетс падение напр жени на МДП-транзисторе 9, сопротивление канала которого известно. К истоку и стоку МДП-транзистора 9 подключены высокоомные входы вычитающего устройства 13, которое формирует напр жение пропорциональное коммутируемому току, и подает на третий вход суммирующего усилител 16, таким образом, производ стабилизацию сопротив лени каналов открытых МДПтранзисторов от протекающего тока.To eliminate the modulation of the resistance of the MIS transistors from the flowing current, a voltage drop across the MOS transistor 9 is used, the resistance of which is known. The high-resistance inputs of the subtractor 13, which forms a voltage proportional to the switching current, are connected to the source and drain of the MIS transistor 9 and supplies the third input of summing amplifier 16, thus stabilizing the resistance of the channels of open MDP transistors from the flowing current.
Выходные напр жени с вычитающего устройства 13 также поступает на блок выделени абсолютного значени напр ени 15, который входит в состав устройства устранени температурной зависимости тока стока при посто нном напр жении сток-исток, соответственно дл устранени температурной зависимости сопротивление открытого ДП-транзистора. Температурна завиимость тока стока МДП-транзистора при посто нном напр жении сток-ис гок Явл етс функцией абсолютного значени величины тока стока, т.е. зависит от знака тока.The output voltages from the subtractor 13 are also fed to an absolute voltage selection unit 15, which is part of the device for eliminating the temperature dependence of the drain current at a constant drain-source voltage, respectively, to eliminate the temperature dependence of the resistance of the open DF transistor. The temperature dependence of the drain current of a MIS transistor at a constant voltage run-off is a function of the absolute value of the magnitude of the drain current, i.e. depends on the sign of the current.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772553210A SU738168A1 (en) | 1977-12-13 | 1977-12-13 | Mds-transistor- based multistage switching apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772553210A SU738168A1 (en) | 1977-12-13 | 1977-12-13 | Mds-transistor- based multistage switching apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
SU738168A1 true SU738168A1 (en) | 1980-05-30 |
Family
ID=20737254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772553210A SU738168A1 (en) | 1977-12-13 | 1977-12-13 | Mds-transistor- based multistage switching apparatus |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU738168A1 (en) |
-
1977
- 1977-12-13 SU SU772553210A patent/SU738168A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5977751A (en) | Battery monitoring unit having a sense FET circuit arrangement | |
US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
KR0143322B1 (en) | Mos operational transconductance amplifier using an adaptively-biased differential pair | |
GB2356991A (en) | Frequency compensation for negative feedback amplifier for low drop-out voltage regulators | |
EP0508736B1 (en) | Four quadrant analog multiplier circuit of floating input type | |
US4677323A (en) | Field-effect transistor current switching circuit | |
US4396890A (en) | Variable gain amplifier | |
US5585746A (en) | Current sensing circuit | |
US3989961A (en) | Bidirectional reset integrator converter | |
US4460874A (en) | Three-terminal operational amplifier/comparator with offset compensation | |
US4476441A (en) | Push-pull power amplifier | |
SU738168A1 (en) | Mds-transistor- based multistage switching apparatus | |
JPH07221568A (en) | Amplifier circuit device | |
SU860140A2 (en) | Analog memory device | |
SU632050A1 (en) | Electrometric amplifier | |
SU411429A1 (en) | ||
CA2002097C (en) | Current split circuit having a digital to analog converter | |
SU957224A1 (en) | Analog division device | |
SU1030955A1 (en) | Gated resistance network | |
SU1485311A2 (en) | Analog memory | |
SU905861A1 (en) | Analogue storage device | |
SU712954A1 (en) | Code-to-current converter | |
SU389627A1 (en) | BI5LIS.? T | |
SU725222A1 (en) | Multi-digit controllable resistance box | |
SU944074A1 (en) | Controllable dc amplifier |