Claims (1)
15 второй вывод которого подключен к входу делител напр жени , третий усилительный блок, инвертирующий вход которого через второй масшта. бирующий резистор присоединен к вы20 ходу источника напр жени - делимого , выход третьего усилительного блока соединен с выходом устройства и через третий балансировочный резистор - с неинвертирующим входом второго усилительного блока, выход которого через третий масштабирующи(; резистор подключен к инвертирующему входу третьего усилительного блока, выход которого через четвертый балансировочный резистор соединен со стоком четвертого регулируемого полевого транзистора, неинвертиругащий вход третьего усилительного блока через резистор смещени подключен к источникам регулируемых полевых транзисторов и к шине нулевого потенциала ,разделительный конденсатор, сток третьего регулируемого полевого транзистора через разделительный конденсатор подключен к неинвертирующему входу второго усилительного .блока f2j Недостатками известного делительного устройства вл ютс низка точность при большом коэффициенте делени , ограниченный динамический диапазон работы, обусловленные наличием реактивного сопротивлени , вклю ченного последовательно с переходом исток-сток ПТ в рабочем мосте устройства , низка точность при изменении рабочей частоты устройства, обусловленна изменением соотношени ак тивного сопротивлени перехода исток-сток ПТ и реактивного сопротивлени конденсатора. Цель изобоетени - повышение точнос ти за счет расширени динамического диапазона. Поставленна цель достигаетс тем, что в известном аналоговом дели тельном устройстве, содержащем первый усилительный блок, инвертирующий вход которого соединен со стоком первого регулируемого полевого транзистора и через первый масштабирую1ци резистор с источником напр жени делител , неинвертирующий вход первого усилительного блока подключен к стоку второго регулируемого полево го транзистора, затвор которого присоединен к выходу первого усилительного блока и затврру третьего регули руемого полевого транзистора, второй усилительный блок, инвертирующий вход которого соединен со стоком чет вертого регулируемого полевого транзистора , затвор которого подключен к первому выходу делител напр жени второй выход которого присоединен к затвору первого регулируемого полево го транзистора, стоки первого и второго регулируемых полевых транзисто95 t4 ров соответственно через первый и второй балансировочные резисторы соеинены с первым выводом источника питани , второй вывод которого подключен к выходу делител напр жени , третий усилительный блок, инвертирующий вход которого через второй масштабирующий резистор присоединен к выходу источника напр жени - делимого , выход третьего усилительного блока соединен с выходом устройства и через третий балансировочный резистор с неинвертирующим входом второго усилительного блока, выход которого через третий масштабирующий резистор подключен к инвертирующему входу третьего усилительного блока, один вывод четвертого балансировочного резистора соединен со стоком четвертого регулируемого полевого транзистора, неинвертирующий вход третьего усилительного блока через резистор смещени подключен к истокам регулируемых полевых транзисторов и к шине нулевого потенциала , разделительный конденсатор, другой вывод четвертого балансировочного резистора через разделительный конденсатор подключен к выходу третьего усилительного блока, неинвертирующий вход второго усилитель- , ного блока подключен к стоку третьего регулируемого полевого транзистора , а третий выход делител подключен к шине нулевого потенциала. На чертеже дана принципиальна схема аналогового делительного устройства . Аналоговое делительное устройство содержит усилительные блоки 1-3/два четырехплечных моста 4, 5, каждый из которых образован двум балансировочными резисторами соответственно 6,7 и 8,9 и двум регулируемыми полевыми транзисторами соответственно 10, 11 и 12, 13 три масштабирующих резистора Й-16,резистор 17 смещени , разделительный конденсатор 18; делитель 19 напр жени с двум выходами , источник 22 питани , источник 23 напр жени делимого и источник 2| напр жени делител . Дифференциальный вход усилительного блока 1 подключен к соединени м разноименных плеч моста . Дифференциальный вход усилительного блока 2 подключен к соединени м разноименных плеч моста 5- Объединенные выводы первого и второго балансировочных резисторов 6, 7 моста 4 подключены к первому выходу источника питани . З воры регулируемых полевых транзисто ров 11, 13 стоки которых св заны с неинвертирующими входами усилительных блоков 1 и 2 соответственно,объ динены и подключены к выходу усилительного блока 1. Затворы регулируе мых полевых транзисторов 10, 12 под ключены к соответствующему выходу 2 21 делител 19 напр жени . Выход ус лительного блока 2 через третий мас табирующий резистор 15 подключен к инвертирующему входу усилительного блока 3, неинвертирующий вход которого через резистор 17 смещени сов местно- с истоками регулируемых поле вых транзисторов 10-13 подключен к третьему выходу делител 19. Источники 23 напр жени делимого и делител 24 подключены соответственно через первый и второй масштабирующие резисторы 16 и Ik к инвертирующим входам усилительных блоков 3 и 1. Выход усилительного блока 3 подключен к третьему балансировочному резистору 9 и через разделительный конденсатор 18 к четвертому балансировочному резистору 8 и вл етс выходом аналогового делительного устройства . Аналоговое делительное устройство работает следу эщим образом. Режимы работы регулируемых полеаых транзисторов 10 и 12 устанавливаютс изменением потенциала на их затворах. На инвертирующий вход усилительного блока 1 через масштабирующий резистор подаетс сигнал от источника напр жени - делител 2k. Коэффициент передачи четырехплеч- ного моста k пропорционален величине напр жени уцелител . Коэффициент передачи метырехплечного моста 5 также пропорционален величине напр жени делител . По мере уменьшени величины напр женна делител уменьшаетс величина св зи усилительного блока 3 а коэффициент передачи увеличиваетс На инвертирующий вход усилительно го блока 3 через масштабирующий резистор 16 выдаетс сигнал с источника напр жени - делимого 23. Напр жение на выходе усилительного блока 3 пр мо пропорционально величине на пр жени делимого и обратно пропорционально величине напр жени делител . 4« При отсутствии разделительного конденсатора имеющее место напр жение смещени на выходе усилительного блока 3 в большей степени усиливаетс по мере уменьшени напр жени делител и выводит усилитель 2 за линейную зону. Наличие разделительного конденсатора 18 исключает это вление . Любое посто нное напр жение, имеющее место на выходе усилительного блока 3 вызывает ток через балансировочный резистор 9 и полевой тран зистор 13. Посто нный ток через балансировочный резистор 8, разделительный конденсатор 18 и полевой транзистор 12 отсутствует. В результате к неинвертирующему входу усилительного блока 2 прикладываетс паДение напр жени на полевой транзистор 13. Это напр жение,усиленное усилителем 2,подаетс на инвертирующий вход усилител 3. При этом, имеющее место на его выходе напр жение смещени сводитс к минимальной величине. Точность работы аналогового делительного устройства в большей степени зависит от балансировки и крэффициента передачи четырехпл чного моста 5, точность работы которого зависит от соотношени параметров реактивного сопротивлени конденсатора 18 и активного сопротивлени резисторов 8,12 плеч моста. Это соотношение мен етс при изменении частоты сигнала делимого. Оценим расширение динамического диапазона работы предлагаемого делительного устройства по сравнению с известным. Динамический диапазон определ ет . с отношением максимально.возможного значени частотного отделени к минимально возможному его значению при определенной точности выполнени операции делени . В предлагаемом аналоговом делительном устройстве динамический диапазон работы в основном определ етс динамическим диапазоном работы множительного устройства, включенного в обратную св зь усилительного блока 3. Динамический диапазон множительного устройства ограничен с одной стороны максимальной линейной зоной работы усилительного блока 2, а с другой - минимальным остаточным напр жением , имеющим место на выходе усилительного блока 2 при настройке 79 балансировке ) рабочего моста 5. Настройка рабочего моста 5 заключаетс в выставке сопротивлени перехода J MCTOK-CTOK полевого транзистора 12, равного сопротивлению того же перехода полевого транзистора 13- Ос таточное напр жение на выходе усилител 2 получаетс за счет наличи в плече рабочего моста 5 реактивного сопротивлени , которое нельз сбалансировать при настройке моста. В аналоговом делительном устройстве , вз том за прототип, остаточное напр жение равно с.ъ ocT-. :VRij «g . где (ii - напр жение, подаваемое в точку 22 при настройке рабочего моста 5; Jtl коэффициент усилени уси лител 2; XQ- реактивное сопротивление конденсатора, сто щего последовательно с поле,во го транзистора 13. При частоте питани 50 Гц величина емкости конаенсатора . равна 200 м.кФ Xq 16 Ом; Rx)j, - сопротивлени перехода исток-сток полевых тран зисторов 12 и 13 соответственно и составл ют сотни дл согласованных пар полевых транзисторов; , Rg - резисторы плеч рабочего моста 5. В реальных схемах дл получени диапазо на изменени входных напр жений 0... 10 В и коэф фициента передачи делительного устройства пор д ка 0,1,величина сопротивлени Rg , Rg Доставл ет дес тки килоом. После подстановки получим ( ibi500 OCT.I- f9 г 16- 500+100000 SOO MOOOOo) Sc2 В данном аналоговом делительном устройстве остаточное напр жение ра но. .r -tgScilR «nV«8 8 « После Подстановки получим п.у -к OCT-i 19 500+ 100000 0 ° -19-Sci 500416 100000 Следовательно, новое включение конденсатора позвол ет увеличить динамический диапазон работы предлагаемого аналогового делительного . устройства более, чем на два пор д- ка при прочих равных услови х, и повысить точность его работы при малых значени х напр жени делител . Кроме того, в предлагаемом аналоговом устройстве реактивна составл юща сопротивлений рабочего моста оказывает существенно меньшее вли ние на. его балансировку и соответственно на точность всего устройства прИ изменении частоты входных сигналов. Это позвол ет уменьшить массо-габаритные показатели за счет уменьшени величины емкости конденсатора , что наиболее существенно при интегральном исполнении аналогового делительного устройства. Формула изобретени Аналоговое делительное устройство , содержащее первый усилительный блок, инвертирующий вход которого соединен со стоком первого регулируемого полевого транзистора и через первый масштабирующий резистор с источником напр жени - делител , неинвертирующий вход первого усилительного блока подключен к ртоку второго регулируемого полевого транзистора, затвор которого присоединен к выходу первого усилительного блока и к затвору третьего регулируемого полевого транзистора, второй усилительный блок, инвертирующий вход которого соединен со стоком Четвертого регулируемого полевого транзистора, затвор которого подключен к первому выходу делител напр жени , второй выход которого присоединен к затвору первого регулируемого полевого транзистора, стоки первого и второго регулируемых полевых транзисторов соответственно через первый и второй, балансировочные резисторы соединены с первым выводом источника питани , второй вывод которого15, the second terminal of which is connected to the input of the voltage divider, the third amplifying unit, which inverts the input through a second scale. A biasing resistor is connected to the output side of the voltage source — a split, the output of the third amplifying unit is connected to the output of the device and through the third balancing resistor to the non-inverting input of the second amplifying unit, the output of which is through the third scaling (; resistor connected to the inverting input of the third amplifying unit, output which through the fourth balancing resistor is connected to the drain of the fourth adjustable field-effect transistor, non-inverting input of the third amplifying unit through the cut displacement source connected to sources of adjustable field-effect transistors and to zero potential bus, separation capacitor, drain of the third adjustable field-effect transistor through separation capacitor connected to non-inverting input of the second amplifying block f2j Disadvantages of the known dividing device are low accuracy with a large division factor, limited dynamic range work, due to the presence of reactive resistance, included in series with the source-st ca. PT in the working bridge of the device, low accuracy when changing the operating frequency of the device, due to the change in the ratio of the active resistance of the source-to-drain transition and the capacitor reactance. The purpose of isotopy is to improve accuracy by expanding the dynamic range. The goal is achieved by the fact that in a known analog divider device comprising a first amplifying unit, the inverting input of which is connected to the drain of the first adjustable field-effect transistor and through the first scaling resistor with a voltage source of the divider, the non-inverting input of the first amplifying unit is connected to the drain of the second adjustable field source transistor, the gate of which is connected to the output of the first amplifying unit and the gate of the third regulated field effect transistor, the second force The unit, the inverting input of which is connected to the drain of the fourth regulated field-effect transistor, the gate of which is connected to the first output of the voltage divider, the second output of which is connected to the gate of the first adjustable field-effect transistor, drains the first and second adjustable field-effect transistors through the first and the second the balancing resistors are connected to the first output of the power supply, the second output of which is connected to the output of the voltage divider, the third amplifying unit that inverts the input of which through the second scaling resistor is connected to the output of the voltage source - a dividend, the output of the third amplifying unit is connected to the output of the device and through the third balancing resistor with the non-inverting input of the second amplifying unit, the output of which through the third scaling resistor is connected to the inverting input of the third amplifying unit, one the output of the fourth balancing resistor is connected to the drain of the fourth adjustable field-effect transistor, the non-inverting input of the third force through the bias resistor connected to the sources of adjustable field-effect transistors and to the potential-free bus, a coupling capacitor, another output of the fourth balancing resistor through a coupling capacitor connected to the output of the third amplifier unit, the non-inverting input of the second amplifier unit connected to the drain of the third adjustable field-effect transistor and the third output of the divider is connected to the zero potential bus. The drawing is a schematic diagram of an analog dividing device. The analog dividing device contains amplifying blocks 1-3 / two four-shoulder bridges 4, 5, each of which is formed by two balancing resistors, 6.7 and 8.9, respectively, and two adjustable field-effect transistors, 10, 11 and 12, 13, respectively. 16, a bias resistor 17, a junction capacitor 18; voltage divider 19 with two outputs, power supply 22, divisible voltage source 23 and 2 source | voltage divider. The differential input of the amplifier unit 1 is connected to the joints of the opposite arms of the bridge. The differential input of the amplifier unit 2 is connected to the connections of the opposite arms of the bridge 5. The combined terminals of the first and second balancing resistors 6, 7 of the bridge 4 are connected to the first output of the power source. The throttles of adjustable field-effect transistors 11, 13, the drains of which are connected to the non-inverting inputs of the amplifier blocks 1 and 2, respectively, are connected and connected to the output of the amplifier block 1. The gates of the adjustable field-effect transistors 10, 12 are connected to the corresponding output 2 21 dividers 19 tension The output of the auxiliary unit 2 is connected via the third mass resistor 15 to the inverting input of the amplifying unit 3, the non-inverting input of which is connected to the third output of the divider 19 through the bias resistor 17 jointly with the sources of the controlled field-effect transistors 10-13. and the divider 24 are connected respectively via the first and second scaling resistors 16 and Ik to the inverting inputs of the amplifier blocks 3 and 1. The output of the amplifier block 3 is connected to the third balancing resistor 9 and through p zdelitelny capacitor 18 to the fourth and the balancing resistor 8 is the output of the analog divider. An analog dividing device works as follows. The operating modes of the adjustable field-effect transistors 10 and 12 are set by changing the potential at their gates. The inverting input of the amplifier unit 1 is supplied with a signal from a voltage source, a 2k divider, through a scaling resistor. The transfer coefficient of the four-shoulder bridge k is proportional to the voltage of the target. The transmission coefficient of the metheplecht bridge 5 is also proportional to the voltage value of the divider. As the value of the voltage divider decreases, the coupling value of the amplifier unit 3 decreases and the transfer coefficient increases. The inverting input of the amplifier unit 3 via the scaling resistor 16 generates a signal from the voltage source - divisible 23. The output voltage of the amplifier unit 3 is directly proportional to on the yarns of the dividend and inversely proportional to the voltage of the divider. 4 "In the absence of a coupling capacitor, the displacement voltage at the output of the amplifier unit 3 is more amplified as the voltage of the divider decreases, and leads the amplifier 2 to the linear zone. The presence of the separation capacitor 18 eliminates this phenomenon. Any constant voltage that occurs at the output of the amplifier unit 3 causes a current through the balancing resistor 9 and the field-effect transistor 13. There is no constant current through the balancing resistor 8, the junction capacitor 18 and the field-effect transistor 12. As a result, a voltage drop across the field-effect transistor 13 is applied to the non-inverting input of the amplifier unit 2. This voltage, amplified by the amplifier 2, is applied to the inverting input of the amplifier 3. In this case, the bias voltage that occurs at its output is reduced to the minimum value. The accuracy of the operation of the analog dividing device largely depends on the balancing and transfer ratio of the four-axle bridge 5, the accuracy of which depends on the ratio of the reactance parameters of the capacitor 18 and the resistance of the resistors 8.12 of the bridge shoulders. This ratio changes as the frequency of the dividend signal changes. Let us estimate the expansion of the dynamic range of operation of the proposed dividing device in comparison with the known. Dynamic range defines. with the ratio of the maximum possible value of the frequency separation to its minimum possible value with a certain accuracy of the division operation. In the proposed analog dividing device, the dynamic range of operation is mainly determined by the dynamic range of the multiplying device included in the feedback of the amplifying unit 3. The dynamic range of the multiplying device is limited on the one hand to the maximum linear operation zone of the amplifying unit 2, and on the other - the minimum residual voltage at the output of the amplifying unit 2 at tuning 79 balancing the working bridge 5. Setting the working bridge 5 is in the exhibition oprotivleni transition J MCTOK-CTOK FET 12 equal to the same transition resistance of the FET 13 Oc tatochnoe voltage at the output of the amplifier 2 is obtained by having a shoulder working bridge 5 reactance which can not be balanced when configuring the bridge. In an analog dividing device, taken as a prototype, the residual voltage is s.c ocT-. : VRij "g. where (ii is the voltage supplied to point 22 when adjusting the working bridge 5; Jtl is the gain factor of the amplifier 2; XQ is the reactance of the capacitor in series with the field of the second transistor 13. At a frequency of 50 Hz, the capacitance value of the capacitor. equal to 200 mF xq 16 ohm; Rx) j, are the source-drain junction resistance of field-effect transistors 12 and 13, respectively, and make up hundreds for matched pairs of field-effect transistors; , Rg are the resistors of the working bridge shoulders 5. In actual circuits, to obtain a range for changes in the input voltages 0 ... 10 V and the transmission coefficient of the dividing device of 0.1, the resistance Rg, Rg is delivered in tens of kilo. After substitution, we obtain (ibi500 OCT.I- f9 g 16- 500 + 100000 SOO MOOOOo) Sc2 In this analog dividing device, the residual voltage is not large. .r -tgScilR "nV" 8 8 "After Substitution, we get the yy-to-OCT-i 19 500+ 100000 0 ° -19-Sci 500416 100000 Therefore, the new inclusion of the capacitor allows you to increase the dynamic range of the proposed analog splitter. devices for more than two days, ceteris paribus, and improve the accuracy of its operation at small values of the voltage divider. In addition, in the proposed analog device, the reactive component of the resistance of the working bridge has a much smaller effect on it. its balancing and, accordingly, the accuracy of the entire device changing the frequency of the input signals. This makes it possible to reduce the mass-dimensional parameters by reducing the capacitance of the capacitor, which is most significant with the integral performance of the analog dividing device. Analog separating device comprising a first amplifying unit, the inverting input of which is connected to the drain of the first adjustable field-effect transistor and through the first scaling resistor with a voltage source - divider, the non-inverting input of the first amplifying unit connected to the second adjustable field-effect transistor, the gate of which is connected to the output of the first amplifying unit and to the gate of the third adjustable field-effect transistor, the second amplifying unit, inverting the stroke of which is connected to the drain of the Fourth adjustable field-effect transistor, the gate of which is connected to the first output of the voltage divider, the second output of which is connected to the gate of the first adjustable field-effect transistor, the drain of the first and second adjustable field-effect transistors, respectively, through the first and second, balancing resistors are connected to the first output power supply, the second output of which