SU738154A1 - Преобразователь кода в напр жение - Google Patents
Преобразователь кода в напр жение Download PDFInfo
- Publication number
- SU738154A1 SU738154A1 SU752093047A SU2093047A SU738154A1 SU 738154 A1 SU738154 A1 SU 738154A1 SU 752093047 A SU752093047 A SU 752093047A SU 2093047 A SU2093047 A SU 2093047A SU 738154 A1 SU738154 A1 SU 738154A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- code
- input
- trigger
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ КОДА В НАПРЯЖЕНИЕ
1
Изобретение относитс к измерительной технике, а именно к устройствам преобразовани кода в напр жение, и может использоватьс в устройствах декодировани цифровых измерительных 5 систем, в которых кодирование информации осушествл етс с помощью преобразователей напр жени в код (ПИК) врем импульсного типа.
Известен преобразователь код-на- пр жение (ПКН) 1, содержащий матрицу сопротивлений R-2R с ключами, управл егвлми триггерами.
Недостатком работы этого ПКН вл етс сохранение при декодировании ин-15 формации динамической погрешности второго рода. Наличие этой погретиности вызвано тем, что результат ji3Mepeни относитс к концу измерительного цикла.20
Известие средство устранени динамической погрешности вторюго рода 2 путём отнесени результатов измерени к моменту равенства измер емого и компенсирующего напр жений при 25 аналого-цифровом преобразовании, что требует отдельной цепи отсчета времени , работающей параллельно с измерителЪной цепью; это услЪжн ет схему устройства,30
Целью изобретение вл етс устранение да намической погрешности второго рода путем отнесени результата преобразовани код-напр жение к моменту равенства входного и компенсирующего напр женки при аналогоцифровом преобразовании врем импульсного типа без использовани (одноврекюнно с передачей измерительного кода) дополнительной цепи отсчета времени.
Цель достигаетс за счет использовани линейных свойств характеристики преобразовани врем импульсного ПНК (врем от начала преобразовани до момента равенства входного и кс пенсирукмего напр жений пропорционально величине измеренного напр жени ) . Это дает возможность по цифровому коду декодировать не только величину входного напр жени , но и момент его измерени .
Claims (2)
- В преобразователь кода, в напр жедие , содержащий декодирун ную сетку сопротивлений, ключевые элементы, соединенные с источником стабильного напр жени , и разр дные триггеры, выходы которых через ключевые элементы подключены к декодирующейjсетке сопротивлений, введены генератор импульсЬй, дополнительный триггер, устройство фиксации выходного напр жени декодируюшей сетки сопротивле ний и элемент И, причем разр дные триггеры соединены по схема вычитаю щего счетчика, выход генератора импульсов подключен к счетному входу триггеру мпа.1паего разр да счетчика, выход триггера старшего пазр да которого подключен к единичному входу дополнительного триггера и к управл ющему входу элемента И, выход дополнительного .триггера соединен с управл ющим входом генератора импульсов , выход декодирующей сетки сопротивлений соединен с входом уст ройства фиксации выходного напр жени декодируюшей сетки сопротивлений , выход которого подключен к второму входу элемента И. На-фиг. 1 изображена функциональ на схема предлагаемого преобразовател ; на фиг. 2 - временные диаграммы (эпюры) работы птзеобразовател . Преобразователь содержит декодирующую сетку сопротивлени 1, источ ник стабильного напр жени 2, ключе элементы 3, счетчик 4 на триггерах, генератор импульсов 5, дополнительный триггер б, устройство фиксации напр жени 7 и элемент И 8, Преобпазователь работает следующим образом. Перед началом работы счетчик 4 устанавливаетс в нулевое положение . Затем по параллельным шинам. в него поступает параллельный код (эпюра 4), который у стан разр дные триггеры счетчика 4 в состо ние, соответствующее поступив шему коду. Потенцисшы с разр дных триггеров счетчика 4 воздействуют на ключевые элементы 3, в результат чего на выходе декодирующей сетки сопротивлений 1 устанавливаетс экв валент напр жени , соответствующий поступившему коду. Одновременного . параллельным кодом на устройство фиксации 7 поступает сигнал признак параллельного кода эпюра 7(вх) ,:в результате чего на запомин ющей емкости этого устройства фйкси руетс преобразованное значение напр жени эпюра 7(вых). Задним фронтом сигнала признак параллель ного кода дополнительный Т рЦггер 6 устанавливаетс в такое состо ние что генератор импульсов 5 возбуждаетс и на счетный вход младшего триггера счетчика 4 начинают поступать счётные импульсы. Эпюра сигнал на выходе триггера - 6(вых), на вых де генератора - 5(вых). Частота генератора импульсов 5 выбираетс рав нбй частоте соотвё ст вуюйёгё гёнёра тора того преобразовател напр жени в код врем импульсного типа, вшсодной код которого поступает на данно устройство. Взаимное включение триггеров счетчика 4 таково, что при поступлении счетных импульсов текущее значение кода в счетчике 4 уменьшаетс . Момент t. равенства нулю этого текущего значени кода соответствует моменту времени,когда входноенапр жение исходного ПКН было равно компенсирующему напр жению. Следующий после этого счетный импульс вызывает в счетчике 4 состо ние переполнени . Этот сигнал переполнени возвращает дополнительный триггер б в исходное состо ние Гсм. эпюру 6(вых), в результате чего дальнейшее поступление счетных импульсов прекращаетс . Этот же сигнал переполнени одновременно поступает на выходной элемент И 8, обеспечива выдачу уровн напр жени U,, запомненного в устройстве 7 в виде амплитудно-модулированного импульса эпюра 8(вых). На фиг. 2 приведена также эпюра 8(пр) сигнала фиксированной амплитуды и длительности, вырабатываемого элементом И 8 после поступлени на его вход сигнала пере полнени с последнего триггера счетчика 4 и эпюра 1(вых) сигнала на выходе декЬдирующеЯ сетки сопроти лёний 1 t| - начсШО измерительного цикла; t3 - конец измерительного цикла. Таким образом, результат измерени кода врем импульсных ПКН относитс не к начсшу t| или к концу tj измерени , а к моменту t равенства измер емого и компенсирующего напр жений. В результате этого динамическа погрешность второго рода полностью исключаетс . Формула изобретени Преобразобатель кода в напр жение, содержащий декодирующую сетку сопротивлений , ключевые элементы, соединенные с источником стабильного напр жени , и разр дные триггеры, выходы котбрых Через ключевые элементы подключены к декодирующей сетке сопротивлений, отличающийс тем, что, с целью устранени динамической погрешности второго рода, возникающей при декодировании кода преобразовател напр жени в код врем импульсного типа, в него введены генератор импульсов, дополнительный триггер, устройство фиксации выходного напр жени декодируюшей сетки сопротивлений и И, причем разр дные триггеры соединены по схеме вычитающего счетчика , выход генератора импульсов подключён к счетному входу триггера младшего разр да счетчика, вы-ход триггера старшего разр да которого подключен к единичному входу .полнительнрго триггера и к управл юшему входу элемента И, выход дополнительного триггера соединен с управл ющим входом генератора импул сов, выход декодирующей сетки сопротивлений соединен с входом устройства фиксации выходного напр жени декодирующей сеткисопротивлений, выход которого подключен к второму входу элемента И.Источники информации, прин тые во внима«ие при экспертизе1,Дроздов Е.А.и П тибратов А.П. Автоматическое преобразование и кодирование информации. М,, Сов,радио, 1964, с.327.
- 2.Хлистунов В.Н. Основы цифровой электроизмерительной техйики. М., Энерги , 1966, с.33.Xtpui.l
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752093047A SU738154A1 (ru) | 1975-01-06 | 1975-01-06 | Преобразователь кода в напр жение |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752093047A SU738154A1 (ru) | 1975-01-06 | 1975-01-06 | Преобразователь кода в напр жение |
Publications (1)
Publication Number | Publication Date |
---|---|
SU738154A1 true SU738154A1 (ru) | 1980-05-30 |
Family
ID=20606365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752093047A SU738154A1 (ru) | 1975-01-06 | 1975-01-06 | Преобразователь кода в напр жение |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU738154A1 (ru) |
-
1975
- 1975-01-06 SU SU752093047A patent/SU738154A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3646545A (en) | Ladderless digital-to-analog converter | |
GB1598781A (en) | Analogue-digital converter and conversion method | |
SU738154A1 (ru) | Преобразователь кода в напр жение | |
CA2410422A1 (en) | Method and apparatus of producing a digital depiction of a signal | |
SU700926A1 (ru) | Измерительный преобразователь | |
JPS5635532A (en) | A/d converter | |
SU373870A1 (ru) | Есесоюзиа*^ :^ | |
SU1379939A1 (ru) | Цифровой демодул тор сигналов с фазово-импульсной модул цией | |
SU365036A1 (ru) | Интегрирующий преобразователь напряжения | |
SU838598A1 (ru) | Универсальный цифровой интегрирующийВОльТМЕТР | |
SU815652A1 (ru) | Цифровой вольтметр | |
SU417770A1 (ru) | ||
SU1092427A1 (ru) | Цифровой фазометр | |
SU481917A1 (ru) | Устройство дл вычислени площадей пиков хроматограмм | |
RU1818538C (ru) | Устройство дл определени удельного расхода компонента двухфазной смеси | |
SU681441A1 (ru) | Устройство дл формировани напр жени развертки | |
SU619928A1 (ru) | Устройство дл логарифмического отношени двух электрических сигналов | |
SU480025A1 (ru) | Преобразователь отношени двух напр жений во временной интервал | |
SU1190483A1 (ru) | Преобразователь амплитуды одиночного импульса | |
SU651474A1 (ru) | Преобразователь кода в аналог | |
SU405173A1 (ru) | Е405173М.Кл. Н 03k 13/02УДК 681.325.3(088.8) | |
SU1626177A1 (ru) | Устройство дл измерени частоты гармонического сигнала | |
SU769358A1 (ru) | Устройство дл измерени температуры | |
SU504291A1 (ru) | Цифровой фазовый компаратор | |
SU1531221A1 (ru) | Преобразователь перемещени в код |