SU738095A1 - Устройство дл управлени тиристорным преобразователем - Google Patents

Description

- --1

Устройство относитс  к области электротехники и может быть использовано при построении систем управлени  тиристорными преобразовател ми.

Известны устройства пл  управлени  тиристорными преобразовател ми yLj , содержащие двухтактный ключевой каскад, работающий в автоколебательном режиме, трансформатор, токоограничивающие резисторы в цеп х баз транзисторов двухтактного ключевого каскада, дополнительный транзистор, резистор, ограничивающий ток кЬллектора дополнительного транзистора, резистор смещени  дополнительного транзистора. К недостатеам устройства относитс  низкий коэффициент полезного действи , за счет наличи  бросков тока при переключении транзисторов двухтактного ключевого каскада, а также из-за потерь в дополнительном транзисторе .

Известно также устройство дл  управлени  тиристорами |2J,содержащее в своем составе двухтактный ключевой квокад , работающий в автоколебательном режиме , выходной трансформатор, ЯВЛЯЮЩИЙСЯ нагрузкой двухтактного ключевого каскада, управл ющий транзистор, эмиттер которого соединен с источником смещени , резистор, ограничивающий ток управл ющего чранзистора, диоды, соедин ющие базы транзисторов двухтактного ключевого Каскада р коллектором управл ющего транзистора через базовые обмотки

10 выходного трансформатора, и ограничивагюшие резисторы, включенные в базовые цепи транзисторов двухтактного ключевого каскада.

К недостаткам устройства относитс 

15 низкий КПД, т желый режим работы управл ющего транзистора, сложна  схема из-за наличи  источника смещени .

Claims (2)

1. Наиболее близким по технической сущ2ф ност  к изобретению  вл етс  устройство дл  управлени  тиристорным преобразователем 3 , содержащее задающий генератор , распределитель импульсов по каналам , выходной двухтактный ключевой Каскаа, цопоп ни тельный транзистор, подключенный через резистор параллельно г1ёрШЬду коллектор-эмиттер(ЭцногрHis транзисторов двухтактного ключевого ка кЩЖ it отпираемого в паузах между упр авй юишми импульсами, RS-Цепочку, ос ществл ющую включение определенного транзистора двухтактного ключевого кас karia при поступлении управл ющего импульса , 6граЩ1чйвающие резисторы, вклю ченные в базовые цепи транзисторов дву тактного ключевого каскада. Извертное устройство имеет тот недостаток , чТо наличие дополнительного Транзистора, подключенного параллельно переходу коллектор -эмиттер одного из транзисторов дбухтактного ключевого ка када и отпираемого в паузах между управл ющими импульсами, значительно сн жает помехоустойчивость всего устройства . Целью изобретени   вл етс  повышение помехоустойчивости устройств дл  управлени  гаристорными преобразовател ми . Поставленна  цель достигаетс  тем, что устройство дл  управлени  тиристорным преобразователем, содержащее задающий генератор, распределитель импульсов по каналам и выходной двухтакч ный каскад на ключах переднего и задне го фронта HMiltyjibCOB управлени  в каждо канале,дополнительно снабжено в каждом канале модул торами управл ющих импульсов ключей переднего и заднего фронта 1зыходного каскада, узлом очёред ности работы модул торов, вьшолненным м инверторе, -триггере  чейки запрета и логической схеме ИЛИ, и узлом соСто ви  ключей в.ьтхбдного каскада, вы полненным на Re -триггере  чейки пам ти , логической, схеме И и одновйбраторе , причем выход задающего генератора пошслючен к одному из входов обоих модул торов каждого йанал к др угом у входу одйого изкоторЬга: нёгосрёаственно, а второго через узел очере дности подключен Bbix6ft данного канала распреаелител импул iboiB, при этом выходы модул торов подключены к управл юцщм входам ключей выходного каскада и входам R $ -триггера  чейки пам ти, выход которого под кшбчен к одному из входов схемы И, к другом входу которой подключен выход входного инвертора узла очередности, а выход схемы И через одновибратор вклю чен на один из входов выходной схемы ИЛИ узла очередности, к другому входу 9S4. которой подключен, выход Re -триггера  чейки запрета, на входы которого подключен выход инвертора и модул тора ключа переднего фронта. На чертеже представлена приншшиальна  схема устройства. Устройство содержит задающий генератор 1, выходы которого подключены к одному из входов модул торов 2 и 3 управл ющих импульсов ключей переднего 4 и заднего 5 фронта выходного двухтактного каскада 6. Выход данного канала распределител  7 управл ющих импульсов по каналам подключен на второй вход модул тора 2 ключа переднего фронта 4 и ко входу узла очередности 8 работы Модул торов, выход которого подключен на второй вход модул тора 3 ключа заднег9 фронта 5. Узел очередности 8 состоит из входного инвертора 9 выход которого подключен к одному из входов Р -триггера  чейки запрета 10. на второй вход которого подаетс  сигнал с выхода модул тора
2. 2. BыxoдlЧS-тpиггера  чейки запрета 10 подключен к од- ному из входов вьпсодной логической схемы ИЛИ 11, к другому входу которой подключен выход узла состо ни  12 ключей выходного двухтактного каскада 6, состо щего из RS -триггера  чейки пам ти 13, на входы которого подаютс  сигналы с модул торов 2 и 3, логической схемы И 14, один из входов которой св зан с выходом RS -триггера  чейки пам ти 13, а другой - с выходом инвертора 9 узла очередности 8, и выходного одновибратора 15, включенного на выход схемы И 14. Устройство работает следующим образом . Как толь;ко на t -ом выходе распределител  управл ющих импульсов 7 по витс  управл ющий импульс, он постуйит на один из входов модул тора упра&г л ющих иктульсов 2 ключа переднего фронта 4 и откроет его. Одновременно с запрещающего входа RS -триггера  чейки запрета 10 узла очередности 8 снимает с  запрещающий единичный сигнал. Первый заполн ющий импульс, которь1й по витс  на выходе модул тора управл ющих импульсов 2 включит транзисторный ключ 4 переднего фронта двухтактного ключевого каскада б н поступит на разрешающий вход RS -триггера  чейке запрета 10, йер ёвйД  его в единичное состо ние . Единичный сигнал с выхода  чейки 10, пройд  через схему ИЛИ 11, откроет 57 модул тор управл ющих импульсов 3 клю заднего фронта 5 дл  прохождени  заполн ющих импульсов. Таким образом, оба мод л тора управл ющих импульсов оказывают с  открытыми и обеспечивают нормальную работу двухтактного ключевого каскада 6, причем первым всегдй бключаетс  тра зистор переднего фронта импульса управлени . После окончацие управл ющего импуль са оба модул тора закрываютс , а на вхо схемы И 14 с выхода инвертора 9 подаетс  единичный сигнал. Если последним открывалс  транзисторый ключ 5 двухтактного ключевого каскада 6, т.е. последний заполн ющий импульс прощел через модул тор управл ющих импульсов 3, то в этом случае -триггер  чейки пам ти 13 узла состо ни  12 ключей выходного двухтактного каскада 6 примет нулевое состо ние и одновибратор 15 не получит- разрешени  на запуск. Если же последним открывалс транзистор 4 двухтактного ключевого каскада 6, то RS -триггер  чейки пам ти,13 примет единичное состо ние. В этом случае на входе одновиоратора 15 по витс  сигнал запуска, и на выходе сформируетс  импульс, длительность которого не больше длительности заполн ющего импульса, но. достаточна  дл  надежного открывани  транзистора 5 двухтактного ключевого каскада 6. Этот импульс, пройд  через схему ИЛИ 11, откроет мбдул тор 3 управл ющдх импульсов ключа за:днего фронта 5 и пропустит на его вьхход заполн ющий импульс. Транзистор 5 двухтактного клю чевого каскада 6 откроетс  и переведет трансформатор выходного каскада б в исходное состо ние. Одновременно RS триггер  чейки пам ти 13 выдаст на своем выходе нулевой сигнал и закроет схему И 14 запуска одновибратора 15. По окончании импульса на выходе одновибратора 15 модул тор управл ющих импульсов 3 ключа заднего фронта 5 зак роетс , и схема примет исходное состо ние . Таким образом, при поступлении управл ющего импульса в каждом канале первым включаетс  транзистор 4 двухтактного ключевого каскада б, а при окончании управл ющего импульса пооледним открываетс  транзистор 5. Поэтому состо ние выходного трансформатор двухтактного каскада б перед поступлением очередного управл ющего им56 . пульса  вл етс  определенным, и заполн ющий импульс, поступающий нэ управл ющий переход тиристора будет иметь такую же амплитуду и длительность , как и все последующие, что обеспечит четкое включение силового тиристора тиристор н6го преобразовател  и высокую помехоустойчивость системы управлени . Формула изобретени  Устройство дл  управлени  тиристор- ным преобразователем, содержащее задающий генератс, распределитель импульсов, по каналам и вьп1Ьдйой двухтактный каскад на ключах переднего и заднего фронта импульсов управлени  в каждом канале , отличающеес  тем, что, с целью повышени  помехоустойчивости, оно снабжено в каждом канале модул торами управл ющих импульсов ключей переднего и заднего фронта выходного каскада, узлом очередности работы модул торов , выполненным на инв ртфеЯЭтриггере  чейки запрета и логической схеме ИЛИ, и узлом состо ни  ключей выходного каскада, выполненным aaRS триггере  чейки пам ти, логической схеМО И и оцновибраторе, причем выход задающего генератора подключен к одному из входов обоих модул торов каждого канала , к другому входу одного из непосредственно, а второго через узел очередности подключен выход данного канала распределител  импульсов, при этом выходы модул торов подключены к управл ющим входам ключей выходиэго каскада и входам Rs -триггера  чейки пам ти, которого подключен к одному из вхогдов схемы И, к другому входу которой подключен выход входного, инвертора узла очерёдности, а выход схемы И через одновибратор включен на опин  з вхооов выходной схемы ИЛИ узла очередности к другому входу которой подключен выход RS -триггера  чейки запрета, на входы которого подключен вь1ход инвертора и модул тора ключа переднего фронта. Источники ин|)ормации, прин тые во вн имание при экспертизе 1,Авторское свидетельство CICCP № 440759, кл. Н 02 Р 13/16 1974. 2,Авторское свидетельство СССР № 474083, кл. Н 02 М 1/08, 1975. 3,Авторское свидетельство СССР № .464949, кл. Н 02 Р 13/16, 1975.