Изобретение относитс к техническим средствам АСУТП и предназначено дл контрол производственных процессов на предпри ти х, выполн ющих индивидуальные заказы, в частности, дл предпри тий сферы бьггового обслуживани населени . Известны системы автоматизирова ного контрол производства, содержащие устройства ввода и отображени информации , устройства обработки данных н линии св зи между ними 1}. Однако такие устройства предназначены дл контрол окончательных результатов производства и не позвол ют осуществл ть коетроль хода производственного процесса . Наиболее близким по технической сущ ности к изобретению вл етс система коетроп , содержаща два устройства ввода и отображени информации, четыре выхода каждого из которых соединены с выходами соответствующих четырех коммутаторов, а в.ход с выходом соот ветствующего инвертора, св занные между собой блс с управлени , блок синхронизации , блок регистров, блок ввода информации н лс -вческий блок, запоминающее устройство к информационным входам которого падик ючены выходы первой и второй групп элементов 2И-ЗИЛИ, а к И1&|юрмациониым выходам первые и третьи входы элементов 2И-2ИЛИ, первые н третьи входы первой и второй групп элементов 2И-ЗИЛИ и выходы элемеетов 2И-2ИЛИ- соединены с третьим параллельным выходом блока регистров, п тые входы первой группы элементов 2И-ЗИЛИ подключены к первому параллельному выходу блока регистров, п тые Гвходы второй группы элементов 2ИЗИ/1И ко второму параллельному выходу блока регистров, задающий Ьевератор, к выходу которого подключены вход Т- григгера н первые входы первого и второго элементов 2И-НЕ, вторые входы которых подключены к инверсному и пр NiKMy выходам Т- риггера соответстве но и двухтактный регистр сдвига, выход второго разр да которого подключен к управл юшему входу запокшнающего уст ройства, первый тактовый вход к выходу первого элемента 2И-НЕ и ко входу сиахрош1аации запоминающего устройства, а второй тактовый вход - к вькоду второго элемента J2, Эта система вп етс устройством тестового контрол и поэтому не обеспечивает достоверность и оперативность контрол производственных процессов при индивидуальном характере производства , так как дл каждого типоразмера продукции требует перенападки или даже замены технических средств. Цель изобретени - повышение достоверности и оперативности контрол . Поставленна цель достигаетс там, что в устройство, содержащее два блока ввода и отображени информации, четыре выхода каждого из соединены с выходами соответствующих четырех, коммутаторов, а вход - с выходом соответствующего инвертора, св занные между , собой блок управлени , блок синхронизации , блок регистров, блок ввода информаций и логический блок, запоминающий блок, к информационным входам которого подключены выходы элементов 2И-ЗИЛИ первой и второй групп, а к информационным выходам - первые, и вторые входы элемент 2И-2ИЛИ, первые и вторые входы элементов 2И-ЗИЛИ первой и второй групп и выходы элементов 2И-2ИЛИ соединены с первым выходом блока регистров , третьи входы элементов 2ИЗИ/Ш первой группы подключень ко второму выходу блока регистров, третьи входы элементов 2И-ЗИЛИ второй i iyrj™ пы подключены ко второму выходу блока регистре®, задающий генератор, к вьаоду которого подключены вход Т-триг™ гера и первые входы первого и второго .элементов 2И-НЕ, вторые входы которьк подключены к инверсному и пр мому выходам Т-триггера соответственно и двухтактный регистр сдвига, выход второго разр да которого подключен к. управ л юшему входу запоминающего блока,; первый тактовый вход - к выходу первого элемента 2И-НЕ и ко входу синхроввзации запоминающего блока, а второй тактовый вход к выходу второго элилевта 2И-НЕ введены элемент НЕ, эпеме г 2И, четыре элемента 2И-НЕ, триггер запуска, первый и второй триггеры обращений , пр мые выходы которых соединены с первыми и вторыми управл ющими входами коммутаторов соответственно, S -входы - с выходами соответ- егвующих элементов НЕ, входы элемента 2И соединены, с соответствуюишми инверсными выходами и вторыми S -atoдами триггеров обращени , а BbixoTlэлемента 2И - с входами первого и второго элементов НЕ и блока управлени , первый выход которого соединен с третьими управл ющими входами второго, третьего и четвертого коммутаторов, третьим аходом первого коммутатора и первым входом четвертого элемента 2И-НЕ, первый выход блока синхронизации подключен ко вторым R -входам триггеров обращени и R -входу триггера запуска, второй выход - ко второму входу четвертого элемекга 2И-НЕ, третий выход к информационному входу третьего коммутатора , а вход - к третьему выходу третьего коммутатора, первый вход блока регистров подключен к третьему выходу четвертого коммутатора, второй выход - к третьему выходу второго коммутатора , а четвертый вьгход - к информационному входу четвертого коммутатора , первый вход триггера за.пуска подключен к выходу второго элемента 2И-НЕ, .второй вход - к выходу четвертого элемента 2И-НЕ, динамический аход двухтактного регистра сдвига подключен к инверсному выходу триггера запуска, инверсный вьсход второго разр да двухтактного регистра сдвига подключен к четвертым входам элементов 2И-ЗИЛИ групп, а выход четвертого разр да - к первым входам четвертого и п того элементов 2И-НЕ, входы шестого элемента 2И-НЕ подключены к первому выходу блока регистров, выход - ко второму входу п того элемента 2И-НЕ и вторым входам элементов 2И-2ИЛИ и через третий элемент НЕ - ко второму входу четвертого элемента 2И-НЕ и четвертым входам элементов 2И2ИЛИ , выход п того элемента 2И-НЕ подключен ко вторым входам элементов 2И-ЗИЛИ первой и второй групп, а выход четверггого элемет-а 2И-НЕ к п тым входам элеме{Лов 2И-ЗИЛИ первой и второй групп, На чертеже псжазана структурна хема уЬтроЙства. Схема устройства содержит два блока 1 и 2 ввода и отображени и формации , четыре коммутатора 3-6, блок 7 регистров, элементы 2И-ЗИЛИ (на чертеже показаны первый 8 и последний 9), запоминающий блок 10, эл&менты 2И-2ИЛИ (на чертеже, показаны первый 11 и последний 12), блок 13 управлени , блок 14 синхронизации, блок 15 ввода информации,блок 16 логи ки, два элемента 17 и 18 НЕ, элемекг 19 2И, два триггера 20 и 21 обращени , RS -триггеры с входами в S и Ц -группах, св занных коньюктивно, задающий генератор 22, Т-триг ер 23, п ть злемеигов 24, 25,26,27 и 28 2И-НЕ, третий элемент 29 НЕ, шестой элемент ЗО 2И-НЕ, триггер 31 запусKa ,RS -триггер с конъюктивно св занными S -входами, и двухтактный регист 32 сдвига с динамическим информацион ным аходом. Св занные между собой бл ки регистров, управлени , синхронизации ввода информации и логики составл ют блок обработки данных, Устройство работает следующим обра зом. В исходном состо нии все триггеры и регистры наход тс в нулевом состо нии (на пр мых выходах триггеров и разр дов регистров сигнал логического нул ). Цикл работы начинаетс с вьщачи с одного из УВО, например 1, сигна ла обращени со второго выхода на соответствующий триггер 2О обращени , По сигналу обращени триггер 2О переключаетс в еш1Ш1чное состо ние (на пр мом выходе сигнал логической еШ1ницы ) и разрещает прохождение информа ции с выходов УВО 1 на блок 7 регист ро15 через коммутаторы 4,5,6 и на бло 13 управлени через коммутатсф 3, Со динение одного из двух объединенных конъюнктивно S -входов триггера 2О обращени с инверсным выходом тригге ра 21 обращени и наоборот исключает возможность установки в единичное состо ние более одного триггера обращёни одновременно. Блок управлени запу каетс сигналом, поступающим с инверс ного выхода триггера обращени через элемент 2И, Сигналы с выходов блока 13 обеспечивают необходимую лоследоватапьность вьщачи синхронизируюпдах работу устройства сигналов блоком синг хронизации, Ин{юрмаци - номер заказа с первого выхода и данные с четвертого xt хода УВО-1 через коммутаторы второй 4 и четвертый 6 поступает последовательным кодом на один и другоЛ последовательные входы блока 7 регистров, запоминаетс в нем и обрабатьшаетс блоком 16 логики. Задающий генератор 22, счетный триггер 23, элементы 24 и 25 2И-НЕ обеспечивают асинхронное обращение к запоминающему блоку 1О, Элемент 26 2ИHE ,ftS -триггер 31, сдвиговый регистр 32, элементы 27,28,30 2И-НЕ,элемент 2 9 НЕ и группы элемешгов 8,9 2И-ЗИЛИ и 2И-2ИЛИ вырабатывают сигналы, управл ющие совместной работой запокшнающего блока Ю и остальных узлов устройства. Командой с третьего выхода блока 13 управлени и сигналом со второго выхода блока 14 синхронизации US-триггер 31 через элемент 26 2И-НЕ включаетс в единичное состо ние, лог 1 с выкода триггера 31 записываетс в первый разр д -.сдвигового регистра 32 и сдвигаетс в последнем в сторону старших разр дов. Сигналы с выхода регистра 32 злемекгов 27,28,30 2И-НЕ и элемента 29 НЕ обеспечивают .поступление на аходы запоминающего блока 1О через группы элементов 8 и 9 2И-ЗИЛИ информации в параллельном коде с первого, второго и третьего вььходов блрка регистров 7, С первого вь хода блока 7 поступает код операции: чтение или запись из соответствующего листа запоминающего блока, со второго номер чейки в листе и с третьего данные , необходимо записать в чейку запоминающего блока при операции запись, К третьему параллельному выходу блока 7 происходат подключение выходов запоминающего блока через группу элементов 11,122И-2ИЛИ при операции чтение, В этом случае в блоке 7 регистров запоминаетс информаци , считанна из запоминающего бпока 1О. Элемент 29 НЕ.элемееты 27,28,30 2И-НЕ и группа элементов 2И-2ИЛИ позвол ют записывать информацию из чеек запоминающего блока в различные разр ды регистра блока 7, После окончани операции чтение или запись в запоминающий блок с последовательного выхода блока 7 регистров данные передаютс через коммутатор 6, а тот УВО-1, с которого происходило обращение .: Передача данных осуществл етс псхатедовательным кодом, при этом на третий выход УВО-1, через коммутаторThe invention relates to the technical means of an automated process control system and is intended for controlling production processes in enterprises that carry out individual orders, in particular, for enterprises in the field of population service. The systems of automated production control are known, which contain input devices and information displays, data processing devices and communication lines between them 1}. However, such devices are designed to control the final production results and do not allow the process to be controlled. The closest to the technical essence of the invention is a co-system of tropics, containing two input and display devices, four outputs each of which are connected to the outputs of the respective four switches, and the output with the corresponding inverter connected to each other by bls , synchronization unit, register unit, information input unit n ls -vic block, memory device to information inputs of which are the outputs of the first and second groups of elements 2И-ЗИЛИ, and И1 & | Odam first and third inputs of elements 2I-2ILI, first and third inputs of the first and second groups of elements 2I-ZILI and outputs of elements 2I-2ILI- connected to the third parallel output of the block of registers, fifth inputs of the first group of elements 2I-ZILI connected to the first parallel the output of the register block, the fifth gvhody of the second group of elements 2IZI / 1I to the second parallel output of the block of registers, specifying lever, to the output of which are connected the input of the T-grigger n the first inputs of the first and second elements 2I-NOT, the second inputs of which are connected to the inverse NiKMy and the T-rigger outputs correspond to the corresponding push-pull shift register, the output of the second bit of which is connected to the control input of the backup device, the first clock input to the output of the first element 2I-NOT and to the memory input of the memory device, and the second clock input - to the code of the second element J2. This system is embedded in the test control device and therefore does not ensure the accuracy and efficiency of the control of production processes for the individual nature of production, since for each type zmera products requires perenapadki or even replace the hardware. The purpose of the invention is to increase the reliability and speed of control. The goal is achieved there that, in a device containing two input and display units, four outputs each are connected to the outputs of the corresponding four switches, and the input is connected to the output of the corresponding inverter, which is a control unit, a synchronization unit, a register unit , an information input unit and a logic unit, a storage unit, to the information inputs of which are connected the outputs of elements 2И-ЗИЛИ of the first and second groups, and the information outputs for the first and second inputs are the element 2И-2ИЛИ, the first and The second inputs of the 2I-ZILI elements of the first and second groups and the outputs of the 2I-2ILI elements are connected to the first output of the block of registers, the third inputs of the 2IZI / W elements of the first group are connected to the second output of the register block, the third inputs of the 2I-ZILI elements of the second and second are connected to the second output of the register ® register, the master oscillator, to which T-flush ™ and the first inputs of the first and second 2I-NOT elements are connected, the second inputs of which are connected to the inverse and direct T-flip-flop outputs, respectively, and the two-stroke shift register , at the output of the second bit of which is connected to the control for the lowest input of the storage unit ,; the first clock input - to the output of the first element 2I-NOT and to the synchronization input of the storage unit, and the second clock input to the output of the second elilevt 2I-NOT the element NO, and the 2 g, four elements 2I-NOT, the trigger trigger, the first and second triggers calls, the direct outputs of which are connected to the first and second control inputs of the switches, respectively, S-inputs to the outputs of the corresponding NOT elements, inputs of the 2I element, connected to the corresponding inverse outputs and second S -tades of the access triggers, and BbixoTl 2e elements 2Iwith the inputs of the first and second elements of the HE and the control unit, the first output of which is connected to the third control inputs of the second, third and fourth switches, the third pass of the first switch and the first input of the fourth element 2I — NO, the first output of the synchronization block is connected to the second R-inputs Triggers and R-input trigger trigger, the second output to the second input of the fourth eleklek 2I-NOT, the third output to the information input of the third switch, and the input to the third output of the third switch, the first input block registers connected to the third output of the fourth switch, the second output to the third output of the second switch, and the fourth output to the information input of the fourth switch, the first trigger input of the start is connected to the output of the second element 2I-NOT, the second input to the output of the fourth element 2I-NOT, the dynamic start of the push-pull shift register is connected to the inverse start trigger output, the inverse output of the second bit of the push-pull shift register is connected to the fourth inputs of the 2I-ZILI elements, and the output is quarter-wave bit - to the first inputs of the fourth and fifth elements 2I-NOT, the inputs of the sixth element 2I-NOT are connected to the first output of the block of registers, the output to the second input of the fifth element 2I-NOT and to the second inputs of the elements 2I-2IL or through the third element NOT to the second input of the fourth element 2И-НЕ and the fourth inputs of the elements 2И2ИЛИ, the output of the second element 2И-НЕ is connected to the second inputs of the elements 2И-ЗИЛИ first and second groups, and the output of the Thursday element-2И-НЕ to the fifth inputs elem {Fishing 2И-ЗИЛИ first and second groups, In the drawing of psjazana structural hema oYstva. The device diagram contains two input and display units 1 and 2 and formations, four switches 3-6, block 7 registers, elements 2I-ZILI (the first 8 and last 9 are shown), storage unit 10, electric & 2I-2IL ( in the drawing, the first 11 and the last 12 are shown, control block 13, synchronization block 14, information input block 15, logic block 16, two elements 17 and 18 NOT, element 19 2I, two triggers 20 and 21 inversions, RS triggers with inputs to the S and C-groups connected conjunctively, the master oscillator 22, T-trigger 23, five sockets of 24, 25,26,27 and 28 2I-NOT, the third element 29 NOT, gear th element LP 2I NOR, flip-flop 31 zapusKa, RS -trigger with Conjunctively bonded -Log S, and a push-pull shift registers of 32 dynamic information nym ahodom. Interconnected register, control, data input synchronization, and logic blocks constitute the data processing unit. The device operates as follows. In the initial state, all the triggers and registers are in the zero state (at the direct outputs of the triggers and bits of the registers, the signal is a logical zero). The operation cycle starts with one of the SVRs, for example 1, the access signal from the second output to the corresponding access trigger 2O. At the appeal signal, the trigger 2O switches to the e1x1 state (at the direct output of the logical eSh1nitsi) and permits the passage of information from outputs of SVR 1 to block 7 register 15 through switches 4,5,6 and on control unit 13 through switch 3, Connecting one of the two conjunctively S-inputs of the trigger trigger 2O with the inverse output of the trigger trigger 21 and vice versa excludes the possibility of anovki in single state is more than one trigger converted simultaneously. The control unit is triggered by a signal coming from the inverse output of the access trigger via element 2I. The signals from the outputs of block 13 provide the necessary consistency in synchronizing the operation of the device signals by the synchronization sing unit, In {Yurmacii is the order number from the first output and data from the fourth xt course of the SVR The -1 through the switches 4 and 4 of the second 6 is supplied with a serial code to one and the other to the serial inputs of the register block 7, stored in it and processed by the logic block 16. The master oscillator 22, the counting trigger 23, elements 24 and 25 2I-NOT provide asynchronous access to the storage unit 1O, Element 26 2IHE, ftS-trigger 31, shift register 32, elements 27,28,30 2I-NOT, element 2 9 NOT and the 8.9 2I-ZILI and 2I-2IL groups of elemeshs generate signals that control the joint operation of the rear block Yu and the rest of the device nodes. A command from the third output of the control unit 13 and a signal from the second output of the synchronization unit 14 US-flip-flop 31 through the element 26 2I-NOT is included in the one state, the log 1 from the flip-flop of the flip-flop 31 is recorded in the first bit d-shift register 32 and shifted to the latter in the direction of older bits. The signals from the output of the register of 32 zlemeks 27,28,30 2I-NOT and element 29 do NOT provide information to the inputs of the storage unit 1O through groups of elements 8 and 9 2I-ZILI of information in parallel code from the first, second and third entries of the register 7, The first operation code of the block 7 receives the operation code: reading or writing from the corresponding sheet of the storage block, from the second number of the cell in the sheet and from the third data, it is necessary to write to the memory block during the write operation, the third parallel output of block 7 is connected the outputs of the storage block through the group of elements 11,122И-2ИЛИ during the read operation. In this case, in block 7 of the registers, the information read from the memory block 1O is stored. Element 29 NEMPs 27,28,30 2I-NOT and the group of elements 2I-2OR allow writing information from cells of the storage unit to different bits of the register of block 7. After the operation is completed, reading or writing into the storage unit from the sequential output of block 7 of registers the data is transmitted through the switch 6, and the SWT-1 from which the call was received.: The data is transmitted using a forwarding code, with the third output of the SWT-1, via the switch
5 поступают импульсы синхронизации третьего вьзхода блока 4 синхронизацви и сигнал с третьего выхода блока управлени через коммутатор 3. Этот сигнал управл ет воспри тием ивформации в УВО-1, По окончании передачи даныь(Х со второго выхода из блока 13 управлени и первого выхода блока сивхронизадни на триггеры 2О, 21 обращени и Т триггер 31 поступают сигналы, устанавливающие их в нулевое состо ние , кока1утаторы 3,4,5,6 выключаютс , блоки 13-14 управлени и синхронизации устанавливаютс в исходное состо ние. Устройство готово к следуюшему циклу работьи Блок 15 ввода ий ({юрмации предназначен дл ввода информации в блок 7 регистров при профилактических проверках работы устройства,5, the synchronization signals of the third output of the synchronization unit 4 and the signal from the third output of the control unit through the switch 3 are received. This signal controls the perception of information in the SVR-1. At the end of the transmission, the data (X from the second output of the control unit 13 and the first output of the synchronized control unit Triggers 2O, 21, and T flip-flop 31 receive signals that set them to the zero state, cocoutters 3,4,5,6 are turned off, control and synchronization blocks 13-14 are reset to the initial state. Handling unit 15 is input s ({yurmatsii adapted to enter information into registers in block 7 by operation preventive device,