Изобретение относитс к области импупьсной техники и может быть использовано в устройствах автоматики, аналсйговой вычислительной техники и различных радиоэлектронных устройствах Известна чейка аналоговой пам ти, содержаща ключ на полевом транзистор исток которого подключен к источнику входного сигнала, сток соединен с одной из обкладок запоминающего конденсатора , друга обкладка которого соединена с шиной нулевого потенциала, а затвор с шиной управлени iQ. Существенный недостаток известной Ячейки пам ти заключаетс ъ том, что при работе ключа через паразитные емкости поступают разнопоп рные импульсы обусловленные передним и задним фронтами импульса управлени , имеющие, как правило, различные длительности и ампли туды, которые интегрируютс на запоминающем конденсаторе и привод т к по влению посто нного помехового сигнала. Наиболее близким техническим решением вл етс чейка аналоговой пам ти, содержаща ключ на МОП-транзисторе, исток которого подключен к источникгу входного сигнала, сток - к одной из обкладок конденсатора , друга обкладка которого соединена с шиной нулевого потенциала, а затвор - к управл ющей шине, соединенной через инвертор с затвором дополнительного ключа на МОП-транзисторе, сток которого соединен со стоком МОПтранзистора-ключа Выбросы ключей поступают в цепь сигнала в противофазе и компенсируют друг друга. Однако полна компенсаци выбросов возможна только при полной идентичности параметров полевых транзисторов и строгом равенстве длительности фронтов импульсов в шине управлени и на выходе инв тирующего элемента. Цель изобретени - повышение точнос .ти запоминани чейки. Поставленна цель достигаетс тем, что в чейку аналоговой пам ти, содержащую первый накопительный элемент, например конденсатор, одна из обкладок которого соединена с шиной нулевого потенциала, первый ключ, например первый полевой транзистор, исток которого соединен со входом чейки, второй ключ, например второй попевой транзистор, и шину управлени , введены второй и третий накопительные элементы, например конденсаторы , регулирующий элемент, например переменный резистор, подвижный контакт которого подключен к шине управлени , первый вывод переменного резистора соединен с одной из обкладок второго конденсатора и затвором первого полевого транзистора, сток которого соединен с истоком второго полевого транзистора, сток второго полевого тран зистора подключен к другой обкладке пер вого конденсатора, второй вывод переменного резистора соединен с затвором второго полевого транзистора и одной из обкладок третьего конденсатора, друГле обкпадки второго и третьего конденсаторов соединены с шиной нулевого потенциала . Изобретение по сн етс чертежом, на котором представлена схема предлагаемой чейки аналоговой пам ти. Ячейка пам ти содержит первый нако пительный элемент 1, например конденсатор , первый 2 и второй 3 ключи, например первый и второй полевые транзисторы , второй 4 и третий 5 накопительны элементы, например конденсаторы, одни из обкладок которых соединены с соответствующими выводами регулирующего элемента 6, например переменного резистора , другие обкладки конденсаторов 1, 4 и 5 подключены к шине 7 нулевог потенциала, подвижный контакт переменного резистора 6 соединен с шиной 8 управлени , При поступлении с шины 8 управлени импульса ключ 3 в своей работе запаздывает по отношению к ключу 2 и отсекает часть его выброса, обусловленного передним фронтом импульса управлени , в противном случае ключ 3 будет отсекать часть заднего выброса в ключе 2. При регулировании С-цепочек измен етс энерги выбросов ключей и величина отсечки выбросов ключа 2. При определенном соотношении посто нных времен (сопротивление части переменно резистора 6 и емкость соответствующе7 4 о конденсатора) возможна полна взаима компенсаци выбросов ключей на онденсаторе 1 . Включение последовательно с 2 ключа 3, опережающего ипи отстащего в своей работе в ключе 2 при егулировании посто нных времени интегирующих RC-цепочек в цеп х затвоов обоих транзисторов, позвол ет устраить посто нный помеховый сигнал на онденсаторе 1 с необходимой степенью очности, исключить из схемы инвертиующее устройство и примен ть любые ары транзисторов одного типа без редварительного подбора по параметрам, также сделать схему некритичной к лительности фронтов управл ющего импульса . Регулировка посто нных времени интегрирующих f C-цепочек упрсщаетс , ли последние собраны на двух конденсаторах и одном потенциометре, а сигнал управлени подаетс на среднюю точку потенциометра. формула из об р е т а н и Ячейка аналоговой пам ти, содержаща первый накопительный элемент, например конденсатор, одна из обкладок которого соединена с шиной нулевого потенциала, первый ключ, например первый полевой транзистор, исток которого соединен со входом чейки, второй/ключ, например второй полевой транзистор, и шину управлени , отличающа с тем, что, с целью повышени точности запоминани чейки, в нее введены второй и третий накопительные элементы, например конденсаторы, регулирующий элемент, например переменный резистор, подвижный контакт которого подключен к шине управлени , первый вывод переменного резистора соединен с одной из обкладок второго конденсатора и зaтвopo l первого полевого транзистора, сток которого соединен с истоком второго полевого транзистора, сток второго полевого транзистора подключен к другой обкладке первого конденсатора, второй вывод переменного,, резистора соединен с затвором второго полевого транзистор41 и одной из обкладок третьего конденсатора , /Чугие обкладки второго и третье-го конденсаторов соединены с шиной ну- певого потенциала.The invention relates to the field of immersion technology and can be used in automation devices, analog computers and various electronic devices. An analog memory cell containing a key for a field-effect transistor whose source is connected to an input source, a drain is connected to one of the plates of a storage capacitor, another the lining of which is connected to the zero potential bus, and the gate with the iQ control bus. A significant disadvantage of the known memory cell is that, when the key is operating, parasitic capacitances receive different types of pulses due to the leading and trailing edges of the control pulse, which usually have different durations and amplitudes that integrate on the storage capacitor and lead to constant noise signal. The closest technical solution is an analog memory cell containing a key on a MOS transistor, the source of which is connected to the input signal source, the drain to one of the capacitor plates, the other plate of which is connected to the zero potential bus, and connected via an inverter to the gate of an additional key on a MOS transistor, the drain of which is connected to the drain of a MOPtransistor-key. Key emissions enter the signal circuit in antiphase and compensate each other. However, a complete compensation of emissions is possible only if the parameters of the field-effect transistors are completely identical and the pulse fronts are strictly equal in the control bus and at the output of the inserting element. The purpose of the invention is to improve the accuracy of remembering the cell. The goal is achieved by having an analog memory cell containing a first storage element, such as a capacitor, one of the plates of which is connected to a zero potential bus, a first key, such as a first field-effect transistor, the source of which is connected to the input of a cell, a second key, for example the second A second-order transistor, and a control bus, introduced second and third storage elements, such as capacitors, a regulating element, such as a variable resistor, the moving contact of which is connected to the control bus, first The output of the variable resistor is connected to one of the plates of the second capacitor and the gate of the first field-effect transistor, the drain of which is connected to the source of the second field-effect transistor, the drain of the second field-effect transistor is connected to the other plate of the first capacitor, the second terminal of the variable resistor is connected to the gate of the second field-effect transistor and One of the plates of the third capacitor, other than the second and third capacitors, is connected to the zero potential bus. The invention is illustrated in the drawing, which shows a diagram of the proposed analog memory cell. The memory cell contains the first accumulation element 1, for example, a capacitor, the first 2 and second 3 keys, for example, the first and second field-effect transistors, the second 4 and third 5 storage elements, for example, capacitors, one of the plates of which are connected to the corresponding terminals of the regulating element 6, For example, a variable resistor, the other capacitor plates 1, 4 and 5 are connected to the bus 7 with a zero potential, the moving contact of the variable resistor 6 is connected to the control bus 8, When a pulse 3 is received from the control bus 8, operation is delayed in relation to key 2 and cuts off part of its release due to the leading edge of the control pulse, otherwise key 3 will cut off part of the rear release in key 2. When adjusting C-chains, key emission energy and cut-off value of key 2 is changed. At a certain ratio of constant times (the resistance of a part of the variable resistor 6 and the capacitance of an appropriately 7–4 o capacitor), full mutual compensation of key emissions on the capacitor 1 is possible. Switching sequentially from 2 keys 3, which is ahead of those who are lagging behind in their work in key 2, when adjusting the constant time of integrating RC circuits in the circuits of both transistors, eliminates a constant interfering signal on the capacitor 1 with the required degree of accuracy. an inverting device and applying any of the ay transistors of the same type without prior selection by parameters, also make the circuit uncritical to the intensity of the fronts of the control pulse. Adjusting the time constants of the integrating f C-chains prevents whether the latter are assembled on two capacitors and one potentiometer, and the control signal is fed to the midpoint of the potentiometer. Formula from analogue cell Analog memory cell containing the first accumulative element, for example a capacitor, one of the plates of which is connected to the zero potential bus, the first key, for example the first field-effect transistor, the source of which is connected to the input of the cell, the second / key , for example, a second field effect transistor, and a control bus, characterized in that, in order to improve cell memory accuracy, second and third storage elements, such as capacitors, a regulating element, for example a variable resistor, are introduced into it Vision contact of which is connected to the control bus, the first output of the variable resistor is connected to one of the plates of the second capacitor and the gate l of the first field-effect transistor, the drain of which is connected to the source of the second field-effect transistor, the drain of the second field-effect transistor is connected to another plate of the first capacitor, the second output of the variable, , the resistor is connected to the gate of the second field-effect transistor41 and one of the plates of the third capacitor, / the others plates of the second and third capacitors are connected to the bus sweat bus ntsiala.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1.Франци , за вка № 2235456, Kh. Q 11 С 11/40, опублик. 1975.1. France, for number 2235456, Kh. Q 11 C 11/40, published 1975.
2.Авторское свидетепьствь СССР № 462216, кл. Gr 11 С 27/00,2. Author's testimony of the USSR № 462216, cl. Gr 11 27/00,
1974 - прототип/.1974 - prototype.