SU731490A1 - Программное устройство выдержки времени - Google Patents
Программное устройство выдержки времени Download PDFInfo
- Publication number
- SU731490A1 SU731490A1 SU772541892A SU2541892A SU731490A1 SU 731490 A1 SU731490 A1 SU 731490A1 SU 772541892 A SU772541892 A SU 772541892A SU 2541892 A SU2541892 A SU 2541892A SU 731490 A1 SU731490 A1 SU 731490A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- divider
- trigger
- time delay
- output
- capacitor
- Prior art date
Links
Landscapes
- Operating, Guiding And Securing Of Roll- Type Closing Members (AREA)
Description
1
Изобретение относитс к радиоэлектронике , в частности к устройствам выдержки времени, и может использоватьс в системах релейной автоматики.
Известны реле времени, содерн ащие задающий конденсатор, согласующее устройство , сравнивающее устройство, делитель опорного напр жени , ключ, триггер режимов, триггер обнулени , источники эталонного зар дного и разр дного токов, два диода 1.
Недостатком известных реле времени вл етс недостаточна точность выдержки времени из-за нестабильности опорного уровн и сложность получени одновременной расстройки по всем выдержкам при организации программы выдержек.
Известно также реле времени, вл ющеес наиболее близким по технической сути к предлагаемому изобретению, содержащее задающий конденсатор, подключенный через согласующий блок ко входу сравнивающего блока, другой вход которого подключен к делителю опорного напр жени , нри этом параллельно одному из плеч делител подключен ключ, управл ющий вход которого соединен с пр мым выходом триггера режимов, счетный вход последнего соединен с выходом схемы сравнени , источники эталонного зар дного и разр дного
токов, подключенные параллельно задающему конденсатору, диоды, подключенные к задающему конденсатору, первый с пр мого выхода триггера обнулени , а второй 5 с выхода схемы совпадени , первым входом соединенного с инверсным выходом триггера режимов, а вторым с пр мым выходом триггера обнулени , второй ключ на транзисторе 2.
10 Указанные реле времени не позвол ют получить одновременную расстройку по всем выдержкам при организации программы без существенных усложнений.
15 При организации программы выдерл ек, когда врем каждой выдержки определ етс разностным током через задающий конденсатор , переключение позиций выдержек осуществл етс дискретным изменением ве20 личин разр дного эталонного тока, т. е. дискретным изменением режима источника эталонного разр дного тока. Следовательно , одновременна расстройка возможна . прн синхронном изменении величин регулирующих элементов источника, что крайне неудобно и сложно, в особенности прн измен ющейс расстройке.
Цель изобретени - обеспечить возможность одновременной перестройки по всем
30 выдержкам программы.
3
Это достигаетс тем, что устройство, содержащее задающий кондеисатор, подключенный параллельно источнику эталонного зар дного тока и источнику эталонного разр дного тока с переключателем выдержек времени и через согласующий блок, св занный с входом схемы сравнени , другой вход которой подключен к делителю опорного напр женп , при этом параллельно одному нз плеч делител подключен первый транзистор , база которого нрнсоедннепа к пр мому выходу триггера режимов, счетный вход которого соединен с выходом схемы сравнени , два диода, один из которых анодом подключен к задающему конденсатору, катодом к схеме совпадени , а другой - катодом к задающему конденсатору, анодом к пр мому выходу триггера обнулени , входы которого соединены с ключами управлени , а ннверсный выход подключен к схеме совпадени , котора подключена также к выходу триггера режимов, вход которого подключен к одному из ключей управлени , и второй транзистор, снабжено регулируемым делителем, включенным между согласующим блоком и схемой сравнени и подключенным к коллектору второго транзистора, база которого соединена с базой первого транзистора.
На чертеже представлена схема предлагаемого устройства.
Программное устройство содерл ит задающий конденсатор 1, источник 2 эталонного зар дного тока, источник 3 эталонного разр дного тока с переключателем выдержек , согласующий блок 4, схему 5 сравнени , делитель 6 опорного напр жени , состо щий из резистора 7 и стабилитронов 8 и 9, первый транзистор 10, триггер И режимов , диоды 12 и 13, триггер обнулени 14, схему совпадени 15, второй транзистор 16, регулируемый делитель 17, ключи уиравлени 18 и 19.
Устройство работает следующим образом .
При замыкании ключа 19 триггер 14 принимает состо ние, при котором конденсатор 1 зар жаетс через диод 12 до некоторого максимального значени , а триггер И принимает исходное состо ние, при котором транзисторы 10 и 16 закрыты и на выходе схемы совпадени 15 логическа «единица, отключающа диод 13. На выходе делител 6 устанавливаетс уровень, равный
оп.1 ст.1 + f/CT.2,
где t/cT. 1 и (Уст. 2 - напр жени стабилизации стабилитронов 8 и 9 соответственно.
Коэффициент передачи делител 17 равен 1, так как транзнстор 16 закрыт.
После замыкани ключа 18 сигналы на входе схемы совпадени совпадают и станов тс равными по величине логической «единице, а диод 13 открываетс , обеспечива разр д конденсатора 1. При достиженин напр жением на выходе согласующего блока 4, делител 17 первого опорного уровн , Lon. 1 схема сравнени 5 опрокидываетс и запускает триггер 11. Транзисторы 10 и 16 закрываютс . На выходе делител опорного уровн 6 устанавливаетс второй опорный уровень, равный f/on.2 С/1 +t/ocT. ь где LocT. 1 - остаточное напр жение на транзисторе 10. Сигналы на
входе элемента совпадени станов тс разными и диод 13 отключаетс . Теперь конденсатор 1 разр жаетс только разностным током источников 2 и 3. При достижении напр жением на входе схемы сравнени 5 второго уровн триггер 11 опрокинетс второй раз. Врем между двум опрокидывани ми триггера 11 и вл етс выдержкой времени позиции программы. Выдержка времени определ етс током через задающий конденсатор и уровн ми напр жени t/i и Uz, между которыми происходит зар д разностным током источников 2 и 3. Первый уровень f/i совпадает с первым опорным уровнем t/on. i, а второй Vz, учитывающий коэффициент передачи делител 17 и второй опорный уровень Uou.z, получают из выражени Uz- K+UocT..i +
+ L/OCT. 1,
где /С-коэффициент передачи делител 17;
ост 2 - остаточное напр жение ключа 16:
ст.1 + ост.1 ост.2
и, К
При выборе транзисторов с идентичными параметрами вли ние остаточного напр жени может быть сведено к минимуму.
Одновременна расстройка всех позиций выдержек программы осуществл етс изменением коэффициента передачи делител 17, т. е. одним регулировочным элементом, что упрощает устройство и расшир ет область его применени .
Claims (2)
1.Авторское свидетельство СССР № 566274, кл. Н 01Н 47/18, 1976.
2.Авторское свидетельство СССР по за вке № 2353111/21 от 31.01.77, кл. Н 01Н 47/18, 1976.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772541892A SU731490A1 (ru) | 1977-11-09 | 1977-11-09 | Программное устройство выдержки времени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772541892A SU731490A1 (ru) | 1977-11-09 | 1977-11-09 | Программное устройство выдержки времени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU731490A1 true SU731490A1 (ru) | 1980-04-30 |
Family
ID=20732290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772541892A SU731490A1 (ru) | 1977-11-09 | 1977-11-09 | Программное устройство выдержки времени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU731490A1 (ru) |
-
1977
- 1977-11-09 SU SU772541892A patent/SU731490A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3727526A (en) | Photographic exposure control arrangement | |
SU731490A1 (ru) | Программное устройство выдержки времени | |
US4285582A (en) | Light measuring apparatus | |
US3746892A (en) | Output voltage regulation system | |
US4083059A (en) | Automatic exposure control system for flash photography | |
US3453453A (en) | One-shot circuit with short retrigger time | |
US4441797A (en) | Electronic flash device capable of automatically controlling the quantity of a flash of light | |
JPS5640814A (en) | Electronic flash device | |
JPS5662231A (en) | Control device for diaphragm of camera | |
US4007467A (en) | Exposure control circuit | |
US4187017A (en) | Motor drive device in a camera | |
US4331401A (en) | Exposure control system for a photographic camera | |
US3562600A (en) | Trigger circuit controlled device for shutter speed adjustment in photographic cameras | |
US3988611A (en) | Direct voltage power supply apparatus | |
SU580597A1 (ru) | Реле времени | |
US4080551A (en) | Circuit for plural lamp control in slide projectors or the like | |
SU421113A1 (ru) | Генератор импульсов | |
JPS6227365B2 (ru) | ||
SU566274A1 (ru) | Реле времени | |
SU679885A1 (ru) | Способ настройки рабочих токов многоконтурных потенциометров посто нного тока при измерени х сравнением и автономной поверке | |
SU718918A1 (ru) | След ща цифрова декада | |
US3845360A (en) | Light-measuring circuits | |
GB2049967A (en) | Exposure control circuit | |
SU819975A1 (ru) | Устройство дл синхронизации фаздВуХ гЕНЕРАТОРОВ | |
JP2642408B2 (ja) | 分周回路装置 |