SU725170A1

SU725170A1 - Inverter

Info

Publication number: SU725170A1
Application number: SU762392044A
Authority: SU
Inventors: Анатолий Федорович Кадацкий
Original assignee: Предприятие П/Я А-3570
Priority date: 1976-08-10
Filing date: 1976-08-10
Publication date: 1980-03-30

Description

сти и резистор, упом нутые обмотки включены противофазно.STI and resistor, the windings mentioned are in antiphase.

На фиг. 1 дана схема транзисторного инвертора; на фиг. 2 - эпюры йап|)йЖенйй.FIG. 1 is given a transistor inverter circuit; in fig. 2 - epyury yap |) yJeny.

Транзисторный инвертор состоит из задающего генератора 1 с выходным трансформатором 2, выходные обмотки 3, 4, трансформатора 5 с дополнительными обмотками 6, 7, транзисторов 8, 9 усилител мощности, токоограничивающих резисто ров 10, 11, нагрузки 12.Transistor inverter consists of master oscillator 1 with output transformer 2, output windings 3, 4, transformer 5 with additional windings 6, 7, transistors 8, 9 power amplifier, current limiting resistors 10, 11, load 12.

Задающий генератор 1, содержащий трансформатор 2, выходные обмотки 3, 4 которого соединены последовательно с дополнительными обмотками 6, 7, соответственно дополнительные обмотки 6, 7 другими концами подключены через резисторы 10, 11 к базам транзисторов 8, 9 соответственно .The master oscillator 1, containing a transformer 2, the output windings 3, 4 of which are connected in series with the additional windings 6, 7, respectively, the additional windings 6, 7 are connected to other bases through resistors 10, 11 to the bases of transistors 8, 9, respectively.

Схема работает следующим образом.The scheme works as follows.

В установившемс режиме, например, в интервале времени tz - U на вход транзистора 8 через токоограничивающее сопротивление 10 подаетс отпирающее напр жение Из (эпюра в фиг. 2).In the steady state, for example, in the time interval tz - U, the unlocking voltage From (the diagram in Fig. 2) is applied through the current limiting resistance 10 to the input of the transistor 8.

и,-и,- и,.and, and, and ,.

На транзистор 9 подаетс запирающее напр жение, равное по величине f/з, но противоположной пол рности (величина напр жени t/з выбираетс меньше максимально допустимого обратного напр жени база - эмиттер транзисторов 8, 9.Transistor 9 is supplied with a blocking voltage equal to f / 3, but of opposite polarity (t / 3 voltage is chosen less than the maximum allowed reverse voltage base-emitter of transistors 8, 9.

В интервале времени U-4 напр жение С/1 на выходной обмотке 3 трансформатора 2 измен ет свою пол рность на противоположную (эпюра а фиг. 2), напр жение Uz сохран ет свою прежнюю пол рность (эпюра б фиг. 2) из-за запаздывани выключени транзистора 8, напр жение Из на входе транзистора 8 равно на данном интервале времени сумме Ui + , пол рность же С/3 вл етс запирающей, дл транзистора 8. Например, если вз ть величину напр жени С/2 равной ЗВ, а величину напр жени C/i равной 6В, то в интервалы времени t/,-/5 и 4-U величина напр жени С/3 равна 9В, а в интервалах времени /1-4 и is-и величина напр жени С/з равна ЗВ.In the time interval U-4, the voltage C / 1 on the output winding 3 of the transformer 2 changes its polarity to the opposite (plot and Fig. 2), the voltage Uz retains its former polarity (plot B of Fig. 2) due to for turning off the transistor 8, the voltage From at the input of the transistor 8 is equal at this time interval to the sum Ui +, the polarity of the same C / 3 is blocking, for the transistor 8. For example, if you take the value of the voltage C / 2 equal to CW, and the voltage value C / i is equal to 6V, then in the time intervals t /, - / 5 and 4-U the voltage value C / 3 is equal to 9V, and in the interval ah time / 1-4 and is-and the value of the voltage C / C is equal to SE.

Таким образом, пока не закроетс транзистор 8 на вход ему подаетс напр жение запирани повышенной величины по сравнеййю с yctйaoйивlйимc режимом, чем и обеспечиваетс форсированное запирание транзистора, т. е. уменьшаетс врем рассасывани избыточных носителей в цепи базы.Thus, until the transistor 8 is closed, an arresting voltage of higher magnitude is applied to the input of the transistor 8 compared to the yctyoivlime mode, which provides a forced locking of the transistor, i.e., the resorption time of excess carriers in the base circuit is reduced.

В интервале времени согласно пол рност м напр жений (фиг. 2, эпюры а, б) С/1 и С/2 напр жение С/з будет иметь повышенную величину, равную сумме напр жений С/1 и С/2 (эпюра в, фиг. 2), чем обеспечиваетс формированное открывание транзистора 8.In the time interval, according to the voltage fields (Fig. 2, plots a, b) C / 1 and C / 2, the C / C voltage will have an increased value equal to the sum of the C / 1 and C / 2 stresses (plot , Fig. 2), which provides a shaped opening of the transistor 8.

При изменении пол рностей напр жений на обмотках трансформаторов 2 и 5 открывание и запирание транзистора 9 происходит аналогичным образом. Дл увеличени КПД можно ввести в общую цепь протекани токов эмиттеров транзисторов усилител мощности параллельно соединенные малогабаритный дроссель и диод, что обеспечивает задержку включени транзисторов при сохранении формированного выключени и уменьшение величины сквозного тока.When the polarity of the voltages on the windings of transformers 2 and 5 changes, the opening and locking of the transistor 9 occurs in a similar way. To increase the efficiency, you can enter into the common current flow circuit of the emitters of the transistors of the power amplifier in parallel connected small-sized choke and diode, which provides a delay in switching on the transistors while maintaining the formed off and reducing the through current.

Claims

1. Moin V. S., Laptev I. I., Stabilized transistor converters,

M., “Energie, 1972, p. 341

2. Moin V.S. et al. Stabilized transistor converters, M., “Energie, 1972, p. 342, fig. 9.17.

3. US Patent No. 3351839, cl. 321-45, 1967.

f

R