SU720755A1 - Adaptive device for synchronizing oscillators of communication network - Google Patents

Adaptive device for synchronizing oscillators of communication network Download PDF

Info

Publication number
SU720755A1
SU720755A1 SU772549963A SU2549963A SU720755A1 SU 720755 A1 SU720755 A1 SU 720755A1 SU 772549963 A SU772549963 A SU 772549963A SU 2549963 A SU2549963 A SU 2549963A SU 720755 A1 SU720755 A1 SU 720755A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
channels
analyzer
prohibition
outputs
Prior art date
Application number
SU772549963A
Other languages
Russian (ru)
Inventor
Вячеслав Александрович Григорьев
Михаил Григорьевич Мнев
Александр Иванович Романов
Александр Яковлевич Шишков
Original Assignee
Военная Ордена Ленина Краснознаменная Академия Связи Им. С.М.Буденного
Войсковая Часть 25871
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Ордена Ленина Краснознаменная Академия Связи Им. С.М.Буденного, Войсковая Часть 25871 filed Critical Военная Ордена Ленина Краснознаменная Академия Связи Им. С.М.Буденного
Priority to SU772549963A priority Critical patent/SU720755A1/en
Application granted granted Critical
Publication of SU720755A1 publication Critical patent/SU720755A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

-. .. , . Л1. иэГ каналов устройЬтва - содержит так же элемент 5 запрета, формирователь Ъигналов управлени  и последовательн . соединенные анализатор 7 активности каналов и дешифратор 8, выходы кото pEBf подключены ко входам элементов 5 запрета. Другие входы элементов 5 за ttpe-fa пбдйлючены к выходам фазовых детекторов 2, а выхбды - ко сумматора 3, Выходы блоков 1 ВйДеТтени  тактовой частоты подключены ко входам анализатора 7 активности ка/ . налов и формировател  6 сйгйа.Йов уп i tWJretfHav йыходй кс5тЬр6го подключё ны к двум другим входам анализатора T aktHSHOcTH 1 аналсв. . Устройство работает следующим образом ,:/, С выходов блоков 1 выделени  та к -4 or ®Sf№S (tFHtfigf п6ст0Ш фазовые детекторы 2, формирователь б ewrfiajiOB управлени  и анализатор ак Т:и ностй каналов ТГ Навт)рые вх6ды фа с№ахдетёК1Оров поступает колеба ние тактЬвой часгбты с выхода управлйеуого генератора 4, Сигналы ошибок с выходов фазовых детекторов 2 Чёрёз элементы 5 запрета, сумматор 3 создают управл ющее воздействие на вхо e yHfjciB л немого генератора 4, формирующего тактовую частоту узла сети. Формирователь б сйгйЕ1 бВ уп равленй , определ   наличие; сигнала не вых6дах блоков 1 вЁ1ДёлШй Й 1ГйГОвой часТОты, сравйивает ;их количёст: ..-;--- -- гранйчнЕлм 3нaчeнйёмSpp 7 йёШЧи на котОрого определ етс  целесообраз .-i--i-- -- -ifc- .-.. .«.н. , . л ..,ъ..ч. ноьтью перехода от одного способа сйнхрвнйзацйй к другому, и $ 5рШ|: ует двасигнала: ; 1 ) сигнал сйн8:р Ьййзацм  бт:глав в слуног о тактового генератора чае, если количество узлов сети не превышает Nf. ГР 2) сигнал вэайм }ай синхронизаци  , если количество узлов сети больше N;p . Эти сигналы с формировател  б сигналов управлени  пббтупают на анализатор 7 активности каналЪв. При поступлении сигнала сиИй Ыйиза ЦйСо-РТлавного тактовбго гёнератора в айалй&а брё йстибйЪйГй каналов определ етс  наименьший йойер УЗ ла, работаюгйего в , и он сравниваетс  с номером, присвоенным даннр мУ/злу. , ,-., .чWtrл л 15 Л --- is.J .fr iiSff -- -1ЕСЛИ номер данного узла мецьший, то Ь анализатора активности каналов дешифратор 8 на все эла/1енты запрета 5 поступает запрещающий сиг нал, в результате чего выходы фазовы детекторов 2 будут отключены Ът .т6ра 3 и управл емый генёр атЬр 4 перейдет в свободйых колёбаний-. .. L1. The channel channels of the device also contain a prohibition element 5, a shaper of control signals and a sequence. connected analyzer 7 channel activity and decoder 8, the outputs of which pEBf are connected to the inputs of the prohibition elements 5. The other inputs of the elements 5 for ttpe-fa are connected to the outputs of the phase detectors 2, and the outputs are from the adder 3, The outputs of the blocks 1 are connected to the inputs of the analyzer 7 ka /. The circuit and the former 6 sygya. IUp i tWJretfHav yykhody ks5trrgogo connected to two other inputs of the analyzer T aktHSHOcTH 1 analsv. . The device works as follows: /, From the outputs of the selection unit 1 to -4 or ®Sf№S (tFHtfigf p6sto0Sh phase detectors 2, shaper ewrfiajiOBOB control and analyzer ak T: and the link of the TG Navt channels) oscillation of the clock clock from the output of the control generator 4 arrives, error signals from the outputs of the phase detectors 2 Circulation of the interdiction elements 5, the adder 3 create a control action on the input of the silent generator 4, which forms the clock frequency of the network node. Shaper b sygyE1 bV management, determined the presence; the signal is not output 6 blocks of 1 VO1DELYY 1GYGOVOY chtoty, compares; their number: ..-; --- - the facet of the beginning of the SPP 7 yoSHCHI on which the rationality is determined. -i - i-- - -ifc--- . ". N. , l .., ъ..h. but the transition from one way to another to another, and $ 5yr |:: two signals:; 1) signal syn8: p LUOzacm bt: chapters per month about the clock generator of tea, if the number of network nodes does not exceed Nf. GR 2) wave signal} synchronization, if the number of network nodes is more than N; p. These signals from the driver b of the control signals PBtt on the activity analyzer 7 of the channel. When a signal is received by the Uyiza Cisso-RTA main clock in the aylai & a channel it is determined that the smallest unit yoyer of the USER operates, and it is compared with the number assigned to the data of the unit / evil. ,, -., .h Wtr l 15 L --- is.J. fr iiSff - -1 IF the number of this node is decimal, then the analyzer of the channel activity of the decoder 8 sends an inhibitory signal to all a / 1 bar of 5, resulting in the outputs of the phase detectors 2 will be turned off by the bmt6p3 and the controlled generator atbr 4 will switch to free oscillations

Claims (1)

ЙйШйЙ- тйЙ 5 Если жеимеетс  номер меньший, чем номер Ла11його узла, то анализатор активности 7 каналов и дешифратор 8 сформируют запрещающий сигнал на все элементы запрета, кроме элемента соответствующей линии от главного генератора , имеющего наименьший нсмер. В результате управл емый генератор 4 сумматор 3 будет п;одвержен уп завл ющему воздействию от главного ЪадайщёгО-генератора. В обоих;случа х устройство синхронизации реалиэуё способ Главного задающего генератора .. ., В случае, если с формировател  6 Сигналов управлени  на анализатор активности 7Каналов поступает сигнал взаимна  синхронизаци  , то . в нем определ ютс  номера неработающих в данный момент узлов сети, в результате чего подаетс  запрещакндий сигнал на в;ходы соответствующих элементов запрета. Управл емый генера- . тор 4 прИ этом подвержен суммарному воздействию со стороны работающих в сети генераторов. В даннсм случае устройство синхронизации реализует способ взаимной синхронизации. Формула изобЕзетени  .. v.v-.-v , . ,.; ,,. , . ,.. - - Адаптивное устройство синхронизации генераторов сети св зи, содержащее N каналов, каждый из которых соС Шт йз послёдовательно соединенных блока выделени  тактовой Частоты и фазовогб аётёктбра, а также последо .,- T i4rT i n Tl л Of C TTdTf. вательно сбёдиненные сумматор и управл емый генератор, выход которого подключен к другим входам фазовых детекторов N каналов, отличаюta; ё е с   тем, что, с целью повышени  точности синхронизации, введены в каждый из N каналов элемент запрета , форМйрбёй ёЛЁ СИг албВ управлени  и последовательно соединенные анализатор активности каналбв и дешифратор , В1Й бды котдрнк ттодключены Кб вх-бдам элементов запрета , другие входы которых подключены соответствеййок выходам фаЗбвйх детекторов авыходы - ко входам сумматора, при этом выхода блбков выделени  тактовой частоты подключены ко входам анализатора; активности каналов и формироШтёЛ сигналов управлени , выходы кбторого подключены к двум другим вхрдаманализатора активности каналов , -..;;;.;/;,;;:.,, , . Источники информации, прин тые вбвйимайие при экспертизе 1. Патёнт США 3920915, кл. Н 04 J 3/06, 1976 (прототип). If you also have a number smaller than the number of the La node, then the activity analyzer of 7 channels and the decoder 8 will generate a prohibitory signal for all prohibition elements, except for the element of the corresponding line from the main generator having the smallest distance. As a result, controlled generator 4 adder 3 will be n; it will overwhelm the control action from the main Oscillator. In both cases, the synchronization device is a Real Master Master Oscillator ... mode. In the event that from the driver 6 Control Signals, a 7-channel activity analyzer receives a mutual synchronization signal, then. it identifies the numbers of currently unavailable network nodes, as a result of which a prohibition signal is given to c, the moves of the corresponding prohibition elements. Managed Generation Torus 4, however, is subject to cumulative effects from generators operating in the network. In this case, the synchronization device implements the mutual synchronization method. Isobenzene formula .. v.v -.- v,. ;. ,,. , , .. - - The adaptive synchronization device of the network communication generators, containing N channels, each of which is connected with a clock frequency and phase separation unit, as well as sequentially, - T i4rT i n Tl l Of C TTdTf. the automatically combined adder and controlled oscillator, the output of which is connected to the other inputs of the N channel phase detectors, is different; This is so that, in order to increase the synchronization accuracy, a prohibition element was introduced into each of the N channels, the format of the control panel and the serially connected channel analyzer and the decoder, V1Y bdy kotdrnk tto connected KB of the prohibition elements, the other inputs of which are the corresponding outputs of the FATS detector detectors are connected to the inputs of the adder, while the outputs of the blocks for allocating the clock frequency are connected to the inputs of the analyzer; channel activity and the formation of control signals, the outputs of which are connected to two other channels, - .. ;;;.; /;, ;;:. ,,,. Sources of Information Accepted at Examination 1. US Pat. No. 3,920,915, Cl. H 04 J 3/06, 1976 (prototype). I I « I I II I "I I I
SU772549963A 1977-12-01 1977-12-01 Adaptive device for synchronizing oscillators of communication network SU720755A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772549963A SU720755A1 (en) 1977-12-01 1977-12-01 Adaptive device for synchronizing oscillators of communication network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772549963A SU720755A1 (en) 1977-12-01 1977-12-01 Adaptive device for synchronizing oscillators of communication network

Publications (1)

Publication Number Publication Date
SU720755A1 true SU720755A1 (en) 1980-03-05

Family

ID=20735829

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772549963A SU720755A1 (en) 1977-12-01 1977-12-01 Adaptive device for synchronizing oscillators of communication network

Country Status (1)

Country Link
SU (1) SU720755A1 (en)

Similar Documents

Publication Publication Date Title
US4151373A (en) Data transmission system
EP0119243B1 (en) Synchronizing system
SU720755A1 (en) Adaptive device for synchronizing oscillators of communication network
US4489421A (en) Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks
SU743217A1 (en) Device for synchronizing binary signals in channels with constant dominances
SU1443193A1 (en) Cyclic synchronization system
SU773945A1 (en) Device for mutual synchronization of communication system timing oscillators
SU1737746A1 (en) Device for synchronization of plesiochronous signals
SU1049949A1 (en) Device for separating regular pulse sequences
SU1681374A1 (en) Digital frequency synthesizer
SU472468A1 (en) Device for asynchronous input of binary signals into the digital path of communication systems with two-way time shifts
JPH07131492A (en) Multistage repeating system
SU711695A1 (en) Communication system with adaprive delta-modulation
SU1169184A1 (en) Synchronizing device
SU786033A1 (en) Reference frequency shaping device
SU853802A2 (en) Adaptive device for synchronizing communication system generators
SU803111A1 (en) Frequency-modulated signal quality detector
SU1488971A1 (en) Clock-pulse shaper
SU638995A1 (en) Controllable probabilistic converter
SU788410A1 (en) Phasing device
SU758546A2 (en) Clock pulse generator
SU1483466A1 (en) Piecewise linear interpolator
SU873434A2 (en) Device for phasing radio link digital signal regenerators
SU832758A1 (en) Clock synchronization device
SU965004A1 (en) Phase start signal recertion device