. . Изобретение относитс к импульсной технике и предназначено дл использовани в устройствах дискретной автоматики и вычислительной техники. Известен базовый вентиль, содержащий входной транзистор, фазорасщепитель выходной каскад O-J . Недостаток устройства - мала плотность компонентов на кристалле при рееш зации по стандартной интегральной транзисторной технологии. Известно устройство, содержащее первый и второй вертикальные п --р -п-тра зисторы, эмиттеры которых соединены, . а коллектор первого транзистора соединен с базой второго и два горизонтальных р - п - р-транзистора, работающих в качестве источников тока, общий эмиттер которых записываетс посто нным током Э базы и коллекторы совмещены срответственио с эмиттерами и базами верти капьных п - р - п-трлнзисторюв 2 . Если база первого транзистора находитс под высоким ПОТШНИПЛОМ, то ВТО- рой транзистор закрыт и на его базе установитс потенциал Ц равный напр жению насыщени первого транзистора. Если база первого транзистора нб1ходитс под низким потенциалом, то второй транзистор включаетс и на его базе установитс потенциал VQ , напр жению отпирани перехода эмиттер-база. Таким образом ш включени второго транзистора требуетс врем 1 (.t 3 где С - емкость перехода эмиттера-база; уок эмиттера гориэонтального р - п - р-транзистора; коэффициент передачи эмиттерного тока р - п - р-транзистора . Недостаток устройства - низкое быстродействие . Цель изобретени - увеличение быстродействи . Цель изобретени достигаетс тем, что в устройство, содержащее первый транзистор, база которого соединена со входом устройства }f коллектором второго транзистора, база которого сое динена с эмиттером первого транзистор коллектор которого соединен с базой третьего транзистора коллектор которого соединен с выходом устройства, эми тер - с базой четвертого транзистора, коллектор KOTOport соединен с базой третьего транизстора, введены первый и второй дополнительные резисторы, сое дин ющие соответственно эмиттеры второго и четвертого транзисторов с шиной смещени , п тый и шестой дополнительные транзисторы, коллекторы которых соединены соответственнго с эмиттерами первого и третьего транзисторов, базы - с первой и второй щинами опорного нагпр жени , эмиттеры - с общей шиной. На чертеже представлена принципиал на схема устрюйства. Устройство содержит первый токозад щий резистор 1, залитанный посто нным напр жением Е, и включенный в цепь эмиттера второго горизонтального р п - р-транзистора 2, база и коллектор которого совмещены соответственно с эмиттером и базой первого вертикально , п - р - п-транзистора 3 Коллекторна область п того транзистора 4 совмещен с ймиттером транзистора 3 и базой транзистора 2, базова область находитс под посто нным смещением опор ного уровн VQ . Второй токозадающий резистор 5, запитанный посто нным на- пр же1шем Е, и включенный в цепь эМит тера четвертого горизонтального р - п р- гранзистора б, база и коллектор кото рого совмещены соответственно с эмиттером V базой третьего вертикального п - р - п-транзистора 7. База этого транзистора соединена с коппектором транзистора 3, а эмиттер совмещен с коллектором шестого транзистора 8, базова область которюго находитс под посто нным смещениЪм опорного уровн UQQ... , Устройство работает следующим образо Если база транзистора 3 находитс под высоким потенциалом, то транзистор 7 выключаетс и транзистор 8 из активного режима работы перейдет. область насыщени , поскольку ток колле тора этого транзистора обеспечиваетс только током базы транзистора 6, который в свою очередь, ограничен резисто- 24 . :,.4 ром 5, номинал которого равенR . Таким образом, на коллекторе транзистора 8 устшювитс потенциал Ug U,n Через резистор 5, включенньгй в цепь эмиттера традаистора 6 будет протекать ток равный . о кэн о R Ток коллектора при этом равен , Ч где оСр -коэффициент передачи эмиттерного тока транзистора 6, вл етс также и коллекторным током включендаго транзистора 3. Выбира ток чранзис- торюв 4 и 8 в активтом режиме работы равным Т, это обеспечиваетс опорным уровнем Uj, . /Можно определить ток, протекающий через резистор 1, номинал которого равен R и который включен в цепь эми-ртера транзистора 2 () На коллекторе транзистора 4 установитс потенциал иу равный U E-ljR-4, (i-.p). Поскольку режим работы транзистора 3 насыщенный, то потенциал на базе выключенного транзистора 7 будет равен V . ... - . врем включени транзистора 7 опреде л етс как .H.-V . . Сравнива это врем со временем включ е- ки дл прототипа (см. выражение 1) по1учим 1 -1 4 t - Ч S i Поскольку - коэффициент передачи эмиттерного тока горизонтальных р п - р-транзисторов и в своем пределе стремитс к величине равно и 1, то врем включени предлагаемой монолитной полупроводниковой схемы при предельных значени х параметра Хр будет существенно меньше времени включени схемы прототипа. Выигрыш в быстродействии достигаетс меньшим перепадом логических напр жений. При больших токах будет уменьшение и врем рассасывани t р . Это св зано с тем, что ток эмиттера р - п - р-транаистора б равен - 1.. и больше тока эмиттера р ., п - р-транзистора 2,1,, О (l-iXp) разница обусловлена различными режимами работы п - р - п-транзисторов 3 и 7. В отличии от схемы прототипа,. . The invention relates to a pulse technique and is intended for use in devices of discrete automation and computer technology. Known base valve containing the input transistor, phase splitter output stage O-J. The drawback of the device is that the density of components on a chip is low when it is solved using the standard integrated transistor technology. A device is known that contains the first and second vertical p - p - p - tra resistors whose emitters are connected,. and the collector of the first transistor is connected to the base of the second and two horizontal p - n - p transistors operating as current sources, the total emitter of which is recorded by direct current E of the base and the collectors are aligned with emitters and bases of vertical drip n - p - n- trln resistors 2. If the base of the first transistor is under a high CRT, then the second transistor is closed and at its base the potential Ц is set equal to the saturation voltage of the first transistor. If the base of the first transistor nb1 goes under low potential, then the second transistor turns on and at its base the potential VQ is established, the voltage unlocking the emitter-base junction. Thus, the turn-on voltage of the second transistor requires time 1 (.t 3 where C is the emitter-base junction capacitance; the emitter voltage of the horizontal p – n – p transistor; emitter current transfer coefficient p – n – p transistor. The device has a low speed The purpose of the invention is to increase the speed. The purpose of the invention is achieved in that the device containing the first transistor, the base of which is connected to the input of the device} f collector of the second transistor, the base of which is connected to the emitter of the first transistor collector The third collector base is connected to the base of the third transistor; the collector is connected to the output of the device, the emitter is connected to the base of the fourth transistor, the KOTOport collector is connected to the base of the third transistor, the first and second additional resistors are inserted, connecting the emitters of the second and fourth transistors to the bias bus, respectively The second and sixth additional transistors, the collectors of which are connected respectively with the emitters of the first and third transistors, the bases are connected to the first and second base load, the emitters are shared different. The drawing shows the principle on the scheme ustruystva. The device contains the first current-setting resistor 1, filled with a constant voltage E, and connected to the emitter circuit of the second horizontal pn -p transistor 2, the base and collector of which are combined respectively with the emitter and base of the first vertically, n -p - p-transistor 3 The collector region of the pth transistor 4 is aligned with the emitter of the transistor 3 and the base of the transistor 2, the base region is under a constant offset of the reference level VQ. The second current setting resistor 5, powered by a constant E, and connected to the emitter circuit of the fourth horizontal p - np- granzistor b, the base and collector of which are combined respectively with the emitter V of the third vertical pn - p - n transistor 7. The base of this transistor is connected to the copector of transistor 3, and the emitter is aligned with the collector of the sixth transistor 8, the base area of which is under a constant displacement of the reference level UQQ ..., the device works as follows With a high potential, the transistor 7 is turned off and the transistor 8 is in active mode. the saturation region, since the collector current of this transistor is provided only by the base current of transistor 6, which, in turn, is limited to resistor 24. : 4 rum 5 whose face value is equal toR. Thus, at the collector of the transistor 8, the potential Ug U, n is installed. Through the resistor 5, a current equal to the current flowing through the emitter circuit of the trada 6 will be connected. This is equal to the collector current, where ocp is the transfer coefficient of the emitter current of transistor 6, is also the collector current of the transistor 3. The selection of the current of transistor 4 and 8 in the active mode is equal to T, this is provided by the reference level Uj / You can determine the current flowing through resistor 1 whose nominal is R and which is connected to the ami-transter circuit of transistor 2 () A potential is set at the collector of transistor 4 and is equal to U E-ljR-4, (i-.p). Since the operation mode of transistor 3 is saturated, the potential based on the switched off transistor 7 will be equal to V. ... -. the turn-on time of transistor 7 is defined as .H.-V. . Comparing this time with the turn-on time for the prototype (see Expression 1), get 1 -1 1 4 t - × S i Since the transfer coefficient of the emitter current of the horizontal pn –p transistors and in its limit tends to be equal to and 1 , the turn-on time of the proposed monolithic semiconductor circuit with the limiting values of the parameter Xp will be significantly less than the turn-on time of the prototype circuit. The gain in speed is achieved by a smaller differential voltage. At high currents, there will be a decrease in the absorption time t p. This is due to the fact that the emitter current p - n - transistor b is - 1 .. and more current emitter p., N - p transistor 2.1, O (l-iXp) the difference is due to different operating modes n - p - n-transistors 3 and 7. Unlike the prototype circuit,