SU717790A1 - Device for calculation of large networks - Google Patents

Device for calculation of large networks Download PDF

Info

Publication number
SU717790A1
SU717790A1 SU762409177A SU2409177A SU717790A1 SU 717790 A1 SU717790 A1 SU 717790A1 SU 762409177 A SU762409177 A SU 762409177A SU 2409177 A SU2409177 A SU 2409177A SU 717790 A1 SU717790 A1 SU 717790A1
Authority
SU
USSR - Soviet Union
Prior art keywords
node
block
fragment
output
input
Prior art date
Application number
SU762409177A
Other languages
Russian (ru)
Inventor
Всеволод Викторович Васильев
Александр Георгиевич Додонов
Анна Ивановна Левина
Original Assignee
Институт Электродинамики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Украинской Сср filed Critical Институт Электродинамики Ан Украинской Сср
Priority to SU762409177A priority Critical patent/SU717790A1/en
Application granted granted Critical
Publication of SU717790A1 publication Critical patent/SU717790A1/en

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

- -; / . . .:   - -; /. . .:

Изобретение относитс  к области вычислительной техники и может быть ис-; попьзовань при построении цифровых спе-аиализированных устройств дл  определени  оптимальных путей в неоднородныхThis invention relates to the field of computing and may be used; Try to build digital spe cialized devices to determine the optimal paths in heterogeneous

непрерывных средах. continuous environments.

Известно устройство дл  определений оптимального пути в непрерывной неоднородной среде как кратчайшего, определенного на графе ешетке произвольной К рн | гурации с информацией (в узлах, покрывающего данную среду fl.A device is known for determining the optimal path in a continuous inhomogeneous medium as the shortest path defined on a graph of an arbitrary grid K ph | information with information (in nodes covering this medium fl.

Наиболее, близким по технической сущности к предлагаемому  вл етс  устройство дл  расчета больших сетей, содержащее блок моделировани  ветвей, первый выход которого соединен do вхо дом, а. первый вход - с выходом блока управлени , первый вход которого св :заа с первым выходом внешнего запомина1о- v шего блока, вход и второй выход которого соединены соответственно со втодым.The closest in technical essence to the present invention is a device for calculating large networks, comprising a branch modeling unit, the first output of which is connected by the do input as well. the first input is with the output of the control unit, the first input of which is connected to the first output of the external storage unit, the input and the second output of which are connected respectively to the water supply.

выходом и вторым входом блока моделировани  ветвей, и блок элементов пам ти f 23.an output and a second input of a branch modeling unit, and a block of memory elements f 23.

Основным недостатком известного устройства  вл етс  рост времени решени  при Посто нном размере решетки за счет большого количества фрагментов, а также, за счет перестройки вычислительного устройства от фрагмента к .фрасмвнх;уThe main disadvantage of the known device is the increase in the solution time at the constant lattice size due to the large number of fragments, as well as due to the restructuring of the computing device from the fragment to the frame;

Целыб настЬ ще.го изобретени   вл етс  повьпиение быстройёйствн . .The essence of this invention is fast-paced. .

Claims (2)

У казанна  цель достигаетс  тем, что в устройство дополнительно введены входной и выходной логические. коммутаторы и блок поиска фрагментов среды, причем выходы блока элементов пам ти соединены соответственно со вход1ами входного логического коммутатора, выходы которого подключ.ены соответственно к группе входов блрК|Э моделировани  ветвей, перва  группа выходов которого соединена соответственно со. входами йка поиска фрагментов I среды, а втора  группа выходов подключена соответственно к группе входов выходногб логического коммутатора, выходы которого .соединены соответственно со входами блока элементов пам ти, а вход подклйчён к pbixeay поиска . фрагментов среды. Блок поиска фрагментов среды содер сит матрицу запоминани  направлений, узел передачи направлений, счетчик/К(Эй йчёствасдвигов и реверсивны регистр сдвига, причем перва  группа вхо дов матрицы запоминани  направлений  в- . л етс  г|эуппой входов блока, втора  груп па входов матрицы запоминани  неправлений соответственно соединена с вьгходами реверсивного регистра сдвига, выходы матрицы запоминани  направлений Соединены соответственно с группой уйла передачи направленйС пёрвйй выход которого соединен со входом реверсивнюго регистра сДбйга, второй вь1ход св зан со входом счетчика количества сдвигов, а третий вьгхой  вл етс  в ыходом блока, выход счетчика кбличестВй сдвигов соединен со входом узла пере ЙачИHanjpiaBrieHHjiii. На фиг. 1 представлена бпок-Ьхема ус ройства, на фиг. 2 пбказан блок поиска фрагментов среды, на фиг. 3 приведен пример, иллюстрирующий работу устройст- ;ва.;--.; .;;.. -;-/v - --; Блок-схема устройства (см. фиг. 1) содержит блок моделировани  ветвей 1, у внешний .запоминающий блок 2, блок, эле . . пам ти 3, блок уп|равлёни  4, выходной логический коммутатор 5, входной логический коммутатор 6и блок поиска фрйГШнтов среды 7. Блок элементов пам ти 3 в сочетании с выходным 5 и вход ньлм 6 коммутаторами представл ет собой блок а:в 6матичёс:кого сбпр женИ  фрагментов 8, .,.,..-,; . . Блок поиска фрагментов среды 7 (см. фиг. 2) состоитИз матрйць запоминани  направлений пути 9, реверсивного регист ра сдвига 10, счетчика коли 1еСтва сдвигов 11 и узла передачи направлений 12. С целью иллюстрации работы устройст ва рассмотрим пример (см. фиг. 3), где в непрерывной неоднородной среде необ хОдимЬ Ьп{эеделить оптимальный пут например; между двум  точками 1 и 11. ; Исследуема  Среда Покрываетс  графомрешеткой , например, пр моугольной конфигурации с узлами 1-25 (св зи между узлами граф-решетки на фиг. 3 опуще „1.т -. . -3 --.--... /.. .:,-.,-,.,.-i,-;:.,-. НЫ/ . - .... -л.Принцин работы устройства следующий Блок управлени  4 (см. фиг. 1) обеспечивает работу устройства в два этапа. На первом этапе из внешнего Запоминающего блока 2 в блок моделировани  ветвей 1 31анос тс  веса, представл ющие собой интегральные характеристики, определенные по соответствующей пр моугольной площадке, и определ етс  кратчайший путь из узла 1 в узел 11 (см. фиг. 3). Выделенный кратчайший путь свидетельствует о том, что из исследуемой непрерывной неоднородной среды выделена зЬна, интегральные харака;еристики которой минимальны, поэтому предполагаетс  наличие в ней искомого оптимального пути. Информаци  о выделенном кратчайшем пути, а именно номера узлов, через которые проходит этот путь, в данном случае 1,8, 12, 16, 17, 14, 11, ;и направлени  выхода пути с каждого узла (дл  пр моугольной решетки с диагонал ми это количество равно восьми), заноситс  в блок поиска фрагментов среды 7. Они используютс  на втором этапе решени  задачи: номера узлов - дл  заданй  номеров фрагментов, а направлени  - дл  задани  граничных узлов. В блоке поиска фрагментов среды 7 (см. фиг, 2) Информаци  запоминаетс  в матрице запоминани  направлений 9, котора  представл ет собой триггерную матрицу с логическим управлением. Количество строк матрицы 9 равно количеству элементов узлов в графе, а количество столбцов равно количеству направлений пути из узла. Запись информации в матрицу 9 производитс  параллельно при выделении кратчайшего пути из полученного дерева, т. е. при передаче сигнала логического нул  из конечного узла в нач:альный. При этом в строку, соответствующую номеру узла, записьюаетс  информаци  о направлении пути из него. Количество узлов, лежащих на критическом , пути определ ет количество фрагментов , которые необходимо рассмотреть дл  отыскани  искомого решени , в дан- , ном примере - семь фрагментов (узлы 1, 8, 12, 16, 17, 14, 11). На втором этапе блок управлени  4 обеспечивает последовательно в заданном п:ор :дке, т. е. В пор дке прохождени  кратчайшего пути из начального узла в конечный, выбор фрагментов с помощью блока поиска фрагментов среды 7.- и определение на каждом фрагменте дерева кратчайших путей из начальных граничных узлов, задаваемых направлением выхода кратчайшего пути из предыдущего узла, в конечные граничные узлы, определ емые направлением выхода кратчайшего пути из рассматриваемого узла с помощью блока сопр жени  фрагментов последовательно на каждом фрагменте, запоминаютс  во внешнем запомнййЙэщШ блоке 2, а затем выдел етс  кратчайиий путь из начального узла 1 в конечный , узел 11. Если полученный путь удовлётвор ет услови м задачи, то работа устройства прекращаетс , если нет, то вто рой этап повтор етс  дл  новой въщеленной зоны, определ емой полученным крат чайшим путем. Рассмотрим отдельно оба режима работы устройства. Выбор фрагмента производитс  с помощью .блока поиска фрагментов 7 (см. фиг. 2). Первый фрагмент задаетс  начальным узлом, из йотOpbFd исходит кратчайший путь. Последующие фрагменты определ ютс  с помощью ре- версивного регистра сдвига 10. При этом из матрицы 9 выбираетс  информаци  о направлении выхода иутп «зШЧШь ного узла и переписьюаетс  в уэёл передачи направлений 12. На основании этой «.информации при соответствующей нумерации узлов модели сети узлом передали направлений 12 определ етс  номерпо-г следующего узла, т. е. формируетс  число сдвигов и направление сдвига реверсивного сдвига 10, Количество сдвигов регистра 10 контролируе тс  счетчйКОКг 11. - .. / -.;-. Дл  того чтобы перейти, например, от первого фрагмента, задаваемого нач альным узлом 1 (см. фиг. 3), ко второму фрагменту, определенному направлёййё1й выхода кратчайшего пути из этого узда, т. е. к фрагменту, определ емому узлом 8, необходимо регистр сдвига 10 сдви ,нуть вправо на 7 разр дов. Этот сдвиг производитс  следующим образом. Из мат рицы 9 (см. фиг. 2) направление выхода пути из узла 1 передаетс  в узел передачи направлени  12. В нем производитс  анализ, на основе которого в счётчике 11 в обратном коде устанавливаетс  число сдвигов и затем производитс с сдвиг регистра 10. Импульс переполнени  со счетчика 11 превращает сдвиг регистра сдвига 10. Если номер последующего узла имеет меньшую нумёрйцйй, как это происходит, например. При п0рёходе от фрагмента, определ емого уапом 17 к фрагменту, определ емому узлом 14, регистр сдвига 10 сдвигаешьс  влево на три разр да. Сопр жение результа- тов, полученных при последовательном исследовании фрагментов,производитс; jc пОмошью блока сопр жени  фрагментов 8 (см. фиг. 1). Блок элементов памд-; ти 3, ВХОДЯЩИЙ в состав блока сопр жени  фрагментов 8, состоит из двух групп счетчиков l - KI l , -К , которые поочередно подключаютс  к начальным и граничнык узлам блока 1 моделировани  ветвей на данном фрагменте. При анализе первого фрагмента люба  из групп счетчиков блока элементов пам ти 3, подключаетс  к конечным граничным узлам этого фрагмента. П.р|1 анализе второго/фрагмента та группа, котора  была подключена к конечным граничным узлам первого фрагмента, подключаетс  к начальным, а друга  к конечным граничным узлам, последующего фрагмента. В группу счетчиков, поаключаемь1х Кконечных гранйчйыУ узлам первого фрагмента, заноситс  число импульсов, характёрйзующёевременной сдвиг между пут ми, ведущими в крнечйьЖ ТрШГ« Ш§УШЙг: Эта информаци  определ ет начальные услови  дл  начальных граничнЬпс узлов второго фрагмента . Во второй группе счетчиков, подключенных к конечным граничным узлам второго фрагмента, полученна  информаци  определ ет временной сдвиг между пут ми, ведущими из начального узла первого фрагмента в конечные узлы второго фрагмента ИТ, д,. Длина коатчайше-. го пути в граничные углы второго фрагмента будет фиксироватьс  в счетчике измерени , наход щемс  в блоке управлени . Аналбгитао производитс  расчет путей на последующих фрагментах, коммутаци  конечных и начальных граничных узлов с соответствующей группой счетчиков блока .элементов пам ти выполн етс  соотвётственно с помо1 1ью выходного 5 и входного 6 логических .коммутаторов. Таким образом выполнение устройства в. соответствии с изобретением позвол ет значительно сократить врем  решени  задачи за Ьчет уменьшени  количества фрагментов, а также за счет автоматизации .перестройки устройства от фрагмента к фрагменту. Формула изобретени  1, Устройство дл  расчета больши х сетей, содержащее блок моделировани  ветвей, первый выход которого соединен со входом, а первый вход - с выходом блока управлени , первый вход которого св зан с первым выходом внешнего запоминающего блока, вход и второй вы-In the cauldron, the goal is achieved by additionally input and output logic to the device. switches and a block for searching for fragments of the medium; the outputs of the block of memory elements are connected respectively to the inputs 1 of the input logic switch, the outputs of which are connected respectively to the group of inputs of the simulation of branches, the first group of outputs of which are connected respectively with. The search inputs for fragments I of the medium and the second group of outputs are connected respectively to the group of inputs of the output of the logic switch, the outputs of which are connected respectively to the inputs of the block of memory elements, and the input is connected to the search pbixeay. fragments of the medium. The media fragment search block contains a directional storage matrix, a directional transmission node, a counter / K (Ai ychestvstv shifts and reversible shift register, and the first group of inputs of the directional storage matrix enters the g | euppoy of the block inputs, the second group of inputs of the memory matrix the failures are respectively connected to the inputs of the reverse shift register, the outputs of the directional storage matrix are connected respectively to the transfer transmission unit, the first output of which is connected to the input of the reverse registration The second gate is connected to the input of the shift amount counter, and the third one is at the output of the block, the output of the counterdifferentiate shifts is connected to the input of the node YachIHanjpiaBrieHHjiii. search for fragments of the medium, in Fig. 3 is an example illustrating the operation of the device; v.; -.. ;; .. -; - / v - -; The block diagram of the device (see Fig. 1) contains a block modeling branches 1, in the external memory block 2, block, ele. . memory 3, block up | equals 4, output logic switch 5, input logic switch 6, and search engine environment 7 blocks of memory elements 3 in combination with output 5 and input 6 switches represent a block: in 6 matches: whom collection of fragments 8,.,., ..- ,; . . The block of searching for fragments of environment 7 (see Fig. 2) consists of the matrix of storing the directions of the path 9, the reversing shift register 10, the counter if 1 of the shifts 11 and the sending node of directions 12. To illustrate the operation of the device, consider an example (see Fig. 3 ), where in a continuous inhomogeneous medium it is necessary to determine the optimal path, for example; between two points 1 and 11.; Investigated Medium Covered by a grating, for example, of a rectangular configuration with nodes 1-25 (the connection between the nodes of the graph-lattice in Fig. 3 is omitted from 1.t -. -3 --. - ... / ...: , -., -,., .- i, -;:., -. НЫ /. - .... - l. The principle of the device operation the following Control unit 4 (see Fig. 1) ensures the operation of the device in two stages In the first stage, from the external storage unit 2 into the block for modeling the branches 1, the weight is weighted, which are integral characteristics determined from the corresponding rectangular area, and the shortest path from node 1 to the nodes is determined He ate 11 (see Fig. 3). The distinguished shortest path indicates that a zoon is separated from the continuous non-uniform medium under study, the integral characteristics of which are minimal, therefore the desired optimal path is assumed. Information about the shortest path, namely the number of nodes through which this path passes, in this case 1.8, 12, 16, 17, 14, 11,; and the direction of the exit of the path from each node (for a rectangular lattice with diagonals, this number is eight) is entered in block search medium fragments 7. They use It is in the second phase of the task: node numbers - for fragments job number and directions - for specifying the boundary nodes. In the block of searching for fragments of environment 7 (see FIG. 2), the information is stored in the directional storage matrix 9, which is a logic control trigger matrix. The number of rows of matrix 9 is equal to the number of elements of nodes in the graph, and the number of columns is equal to the number of directions of the path from the node. Information is written into matrix 9 in parallel when the shortest path is extracted from the resulting tree, i.e., when the logical zero signal is transmitted from the end node to the initial: zero. In this case, information about the direction of the path from it is recorded in the line corresponding to the node number. The number of nodes lying on the critical path determines the number of fragments that must be considered to find the desired solution, in this example, seven fragments (nodes 1, 8, 12, 16, 17, 14, 11). At the second stage, the control unit 4 provides successively in a given n: or: d, i.e., in order to traverse the shortest path from the initial node to the final node, select fragments using the medium fragment search block 7.- and determine the shortest paths from the initial boundary nodes, defined by the direction of the shortest path from the previous node, to the final boundary nodes, determined by the direction of the shortest path exit from the node under consideration with the help of a fragment conjugation block the fragment is stored in the external storage unit 2, and then the shortest path from the initial node 1 to the final node, node 11 is allocated. If the resulting path satisfies the conditions of the problem, the device stops, if not, then the second step is repeated for new inset zone defined by the shortest path obtained. Consider separately both modes of operation of the device. The selection of a fragment is carried out using a fragment search block 7 (see FIG. 2). The first fragment is specified by the initial node, and the shortest path comes from the YoOtbFd. Subsequent fragments are determined using the reverse shift register 10. In this case, information about the direction of exit and output of the SU node is selected from matrix 9 and copied to the transmission direction transfer 12. Based on this information, the node has transmitted the corresponding node numbering of the network model directions 12 is determined by the number of the next node, i.e. the number of shifts is formed and the direction of the shift of the reverse shift is 10, the number of shifts of the register 10 is controlled by count COK 11. - .. / -.; -. In order to move, for example, from the first fragment defined by the initial node 1 (see Fig. 3), to the second fragment defined by the direction of the shortest path from this bridle, i.e. to the fragment defined by node 8, it is necessary shift register 10 shift, right to 7 bits. This shift is performed as follows. From matrix 9 (see Fig. 2), the direction of the exit of the path from node 1 is transmitted to the node of direction 12 transmission. An analysis is performed there, on the basis of which the number of shifts is set in the counter code 11 in the reverse code and then shifted with register shift 10. Pulse overflow from counter 11 turns the shift register to shift 10. If the number of the subsequent node has a smaller number, as it happens, for example. With the passage from the fragment defined by wap 17 to the fragment defined by node 14, the shift register 10 is shifted to the left by three bits. Conjugation of the results obtained from the sequential examination of fragments is carried out; jc in conjunction with the block of conjugation of fragments 8 (see Fig. 1). Block of elements pamd-; TI 3, INCLUDED in the block of conjugation of fragments 8, consists of two groups of counters l - KI l, -K, which are alternately connected to the initial and boundary nodes of the block 1 of modeling branches on this fragment. When analyzing the first fragment, any one of the groups of counters of the block of memory elements 3 is connected to the end boundary nodes of this fragment. The par | 1 analysis of the second / fragment that group, which was connected to the end boundary nodes of the first fragment, is connected to the initial, and the other to the end boundary nodes, the subsequent fragment. The group of counters, which are connected to the terminal nodes of the first fragment, contains the number of pulses characterizing the temporal shift between the paths leading to the boundary line of the secondary boundary line. In the second group of counters connected to the end boundary nodes of the second fragment, the information obtained determines the time shift between the paths leading from the initial node of the first fragment to the end nodes of the second IT fragment, d. The length of the coat -. The path to the boundary angles of the second fragment will be fixed in the metering counter located in the control unit. Analbgitao calculates the paths on the subsequent fragments, switching the end and initial boundary nodes with the corresponding group of counters of the memory cell is performed respectively with the help of output 5 and input 6 logic switches. Thus, the performance of the device in. According to the invention, the time to solve a problem can be significantly reduced by reducing the number of fragments, as well as by automating device reorganization from fragment to fragment. Claim 1, A device for calculating large networks, comprising a branch modeling unit, the first output of which is connected to the input, and the first input is connected to the output of the control unit, the first input of which is connected to the first output of the external storage unit, the input and the second output ход которого соединены срответственнр со вторым выходом и вторым входом моделировани  ветвей, и блок элементов пам ти, отличающеес  тем, что, с целью повышени  быстродей стви , в него дополнительно введены в входной и выходной логические коммутаторы и блок поиска фрагментов среды, причем выходы блока элементов пам ти соединены соответственно со входамиthe stroke of which is connected with the second output and the second input of the branch modeling, and a block of memory elements, characterized in that, in order to increase speed, it is additionally introduced into the input and output logic switches and the block for searching for fragments of the medium, and the outputs of the block of elements memory connected respectively to the inputs входного логического коммутатора, вы ..,. „.„., fer input logic switch, you ..,. „.„., Fer ходы которого подключены соответственно к группе входов блоке моделировани  ветвей, перва  группа выходсш го соединена соответственно со входами блока поиска фрагментов среды, а вторй  груйпа выходов подключена соответственно к группе входов выходного лоЬического коммутатора, выходь котчзог-6 соединены соответственно со входамиthe moves of which are connected respectively to the input group of the branch modeling unit, the first output group is connected respectively to the inputs of the media fragment search unit, and the second output array is connected to the input switch group of the output switch, respectively, the output port 6 is connected respectively to the inputs блокТ элементов пам ти, а tioiftaito ченк выходу блока поиска фрагментов среды.- /a block of memory elements, and tioiftaito a scanner to the output of a block for searching fragments of a medium .- / 2. Устройство по п. 1 о т л и ч а ю ще е с   тем, что блок поиска фраг мёйто1в среды содержит матрицу эапомйнМнй  йаправлений, узел передачи направлений ,. сметчик количества сдвигов и реверсивный регистр сдвига, причем перва  группа входов матрицы запоминани  Направлений  вл етс  группой входов блока, втора  группа входов матрицы запоминани  направлений соответственно соединена с выходами реверсиююго регистра сдвига, выходы матрицы запоминани  направлений соединень соответственно с группой входов узла передачи направлений, первый выход которого соединен со входом реверсивного регистра сдвига, второй выход св зан со входом счетчика количества сдвигов, а третий вШод  вл етс  выходом блока, выход Ёчетчик количества сдвигов соеаи еп со входом yai/ia передачи направлений. Источники информации,2. The device according to claim 1, which means that the search unit of the fragment media in the environment contains a matrix of direct directions, the node transmitting directions,. a shift number estimator and a reversible shift register, the first group of inputs of the directional storage memory matrix is a group of block inputs, the second group of directions storage matrix inputs are respectively connected to the reversal shift register outputs, outputs of the direction storage matrix, respectively, are connected to the input node of the directional transmission node, first output which is connected to the input of the reverse shift register, the second output is connected to the input of the counter of the number of shifts, and the third output is m block, output Counter for the number of shifts soy and en with the input yai / ia transfer directions. Information sources, прин тые во шлимание при экспертизеaccepted during examination 1. Васшьев В. В. Приближенный Мбт ,оп решени  некоторых вариаци6ннь1х задач с локальными функцноналам . Вестник АН УССР, 1974, fc 11.1. Vashev V.V. Approximate Mbt, solving some variational problems with local functionals. Bulletin of the Ukrainian SSR Academy of Sciences, 1974, fc 11. , 2. ДоДонов А. Г., Хаджинов В, В, Об одном/методе решени : больших сетей на цй(}ровых аналогах. Сб. Гибридные вычислительные машины и комплексы, Киев, Наукова думка 1975 (прототип)., 2. Dodonov, AG, Khadzhinov, V, V, On one / method of solution: large networks on cj (} analogs. Collection. Hybrid computers and complexes, Kiev, Naukova Dumka 1975 (prototype). иг fig f . ,. , иг,2ig, 2 иг.Зig.Z
SU762409177A 1976-10-04 1976-10-04 Device for calculation of large networks SU717790A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762409177A SU717790A1 (en) 1976-10-04 1976-10-04 Device for calculation of large networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762409177A SU717790A1 (en) 1976-10-04 1976-10-04 Device for calculation of large networks

Publications (1)

Publication Number Publication Date
SU717790A1 true SU717790A1 (en) 1980-02-25

Family

ID=20678757

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762409177A SU717790A1 (en) 1976-10-04 1976-10-04 Device for calculation of large networks

Country Status (1)

Country Link
SU (1) SU717790A1 (en)

Similar Documents

Publication Publication Date Title
US3287702A (en) Computer control
Vaidyanathan et al. Dynamic reconfiguration: architectures and algorithms
Lawrie Access and alignment of data in an array processor
Priezzhev et al. Eulerian walkers as a model of self-organized criticality
JPS6363945B2 (en)
US5377123A (en) Programmable logic device
Murtha Highly parallel information processing systems
Pavel et al. Integer sorting and routing in arrays with reconfigurable optical buses
SU717790A1 (en) Device for calculation of large networks
Bilardi et al. An architecture for bitonic sorting with optimal VLSI performnance
CN117081664A (en) Test method of optical switch unit based on Benes network
Brandenburg Multiple equality sets and Post machines
Lodi et al. A VLSI solution to the vertical segment visibility problem
US4030078A (en) Dynamic memory arrangement for providing noncyclic data permutations
Benedetti et al. A novel system architecture for real-time low-level vision
US3911405A (en) General purpose edit unit
SU1200295A1 (en) Device for simulating arrangement of flat geometric objects
KR20200122256A (en) Neural processor
SU1104513A1 (en) Device for solving differential equations
EP1014259B1 (en) A multi-functional arithmetic apparatus with multi-value states
SU559389A1 (en) Switching device
SU1167599A1 (en) Device for collecting and preprocessing information
Johnsson et al. Binary cube emulation of butterfly networks encoded by gray code
SU1262476A1 (en) Device for selecting the maximum number
Baker Jr A theorem on the convergence of Padé approximants