SU717745A1 - Device for control of the period of timing pulses of computing system - Google Patents
Device for control of the period of timing pulses of computing system Download PDFInfo
- Publication number
- SU717745A1 SU717745A1 SU772479104A SU2479104A SU717745A1 SU 717745 A1 SU717745 A1 SU 717745A1 SU 772479104 A SU772479104 A SU 772479104A SU 2479104 A SU2479104 A SU 2479104A SU 717745 A1 SU717745 A1 SU 717745A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- output
- failures
- time interval
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) УСТГОЙСТВО УПРАВЛЕНИЯ ПЕРИОДОМ(54) PERIOD OF MANAGEMENT OF THE PERIOD
ТАКТОВЫХ СИНХРОИМПУЛЬСОВ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫOF CLOCK SYNCHROIMPULSES OF A DIGITAL COMPUTING SYSTEM
входом с датчиком времени, выходом с блоком 4 задани времёйГ и дополнительным выходом с первым входом блока контрол 6. Счетшк 2 числа сбоев св зан счетным входом спервым входом устройства, сигнал на который подаетс с выхода контрольного устройства вычислительной системы, и вторым входом блока контрол 6. Выход этого счетчика подключен к схеме 5 сравнени числа сбоев. Выход блока контрол 6 подключен к установочным входам блока 4 задани интервалов времени, кода частоты 1 и схемы 5 сравнени числа сбоев. Выход блока 4 задани интервалов времени подключен к первому входу счетчика кода частоты 1 и элементу И-ИЛИ 7. Выход схемы 5 сравнени числа сбоев св зан со вторым входом кода частоты 1 и вторым входом элемента И-ИЛИ 7 -Третий вход этой схемы подключен ко второму входу устройства, сигнал на который пода-, етс с датчика времени, а выход - к установочным входам счетчика 2 числа сбоёр и счетчика 3 контрольного интервала времени.an input with a time sensor, an output with a time setting block 4 and an additional output with the first input of the monitoring unit 6. Two counts of the number of failures are connected by a counting input with the first input of the device, the signal to which is fed from the output of the monitoring device of the computing system, and the second input of the monitoring unit 6 The output of this counter is connected to a circuit 5 comparing the number of faults. The output of the control unit 6 is connected to the setup inputs of the unit 4 for setting time intervals, frequency code 1 and circuit 5 for comparing the number of faults. The output of the time interval setting unit 4 is connected to the first input of the frequency code 1 counter and the AND-OR element 7. The output of the circuit 5 for comparing the number of faults is connected to the second input of the frequency code 1 and the second input of the AND-OR element 7 -The third input of this circuit is connected to the second input of the device, the signal to which is supplied from the time sensor, and the output to the installation inputs of the counter 2 is the accumulator and the counter 3 of the control time interval.
Устройство работает следующим образом.The device works as follows.
После включени все блоки наход тс , в исходном состо нии. Содержимое счетшков нулевое.. На блоках 4 задани интервалов времени , контрол 6 и схеме 5 сравнеда числа сбоев зафиксированы коды номинального значени . Например, нулевое значение на схеме 5 и код, соответствующий продолжительности самопроверок вычислительной системы на блоке 4. Нулевое значение счетчика 1 соответствует номинальному значению периода синхроимпульсов , рассчитанного дл сочетаний всех параметров по методу наихудшего случа . В том случае, если всистеме допускаетс врзшкновение сбоев на этапе самопроверок, то исходное состо ние схемы 5 может быть отличным от нул .After switching on, all the blocks are in their original state. The contents of the counters are zero. On the 4 time interval setting blocks, the control 6 and the circuit 5, the nominal value codes are fixed compared to the number of failures. For example, the zero value in scheme 5 and the code corresponding to the duration of the computer system self-tests at block 4. The zero value of counter 1 corresponds to the nominal value of the clock period calculated for combinations of all parameters using the worst case method. In the event that the system allows for faults during the self-test phase, the initial state of circuit 5 may be different from zero.
В исходном состо ний сигналы на выходе блока контрол 6 отсутствуют.In the initial state, the signals at the output of the control unit 6 are absent.
В процессе работы на вход счетчика 3 поступают метки времени и блок 4 непрерывно сравнивает текущее значение кода в счетчике со эначедаем записанного в его регистре кода интервала. При совпадении вырабатьгваетс сигнгш, который поступает на первый (суммирующий ) вход счетчика 1 кода частоты и через элемент И по совпадению с очередной меткой времени поступает на сбрасывающие входы счетчиков 3 и 2, которые устанавливаютс в исходное состо ние. После установки счетчика 3 в исходное состо ние блок 4 снимает сигнал со входа счетчика 1. 1Если при этом отсутствует сигнал с выхода схемы 5, то содер кимоё счетчика 1 кода частоты увеличиваетс на единицу, что соответствует уменьшению периода следовани сйнхроимйульсов:In the process of operation, time stamps arrive at the input of the counter 3 and block 4 continuously compares the current code value in the counter with the value of the interval code recorded in its register. In case of coincidence, a sigma is generated, which goes to the first (summing) input of the counter 1 of the frequency code and through the element I, by coincidence with the next time stamp, goes to the resetting inputs of counters 3 and 2, which are reset. After setting the counter 3 to the initial state, block 4 removes the signal from the input of counter 1. 1 If there is no signal from the output of circuit 5, the content of counter 1 of the frequency code is increased by one, which corresponds to a decrease in the period of synchroims following:
На вход счетчика 2 числа сбоев в процессе работы поступают сигналы с коитрольнь1х устройств системы.At the input of the counter 2, the number of failures in the process of receiving signals from the controllers of the system.
Сигнал контрольного устройства снимаетс со входа счетчика после проведени восстановле1ш . Счетчик 2 числа сбоев подсчитывает эта сигналы и его содержимое соответствует текущему значению тасла сбоев в контролируемом интервале. Схема сравнени 5 сравнивает текущее значение кода в счетчике с кодом записанным на ее регистре и при совпадении вырабатывает сигнал, поступающий на второй (вычитающий ) вход счетчика 1 и на элемент И. ИЛИ. После прихода очередной метки времениThe signal of the control device is removed from the input of the counter after performing recovery. The counter 2 of the number of failures counts this signal and its content corresponds to the current value of the failure signal in the monitored interval. The comparison circuit 5 compares the current code value in the counter with the code recorded on its register and, if it coincides, produces a signal arriving at the second (subtractive) input of counter 1 and at the element I. OR. After the arrival of the next timestamp
на выход элемента И-ИЛИ проходит сигнал, который поступает на установочные входы счетчиков 2 и 3. По этому сигналу счетчик 2 возвращаетс в исходное (нулевое) состо ние, сигнал с выхода схемы сравнени 5 снимаетс the output of the AND-OR element passes the signal that arrives at the installation inputs of counters 2 and 3. By this signal, counter 2 returns to the initial (zero) state, the signal from the output of the comparison circuit 5 is removed
и из содержимого счетчика 1 вычитаетс единица , если отсутствовал сигнал на выходе блока 4. Уменьшение кода счетчика I соответствует увеличению периода следовани синхроимпульсов , а следовательно и быстродействи сиCTieMbi . Изменени кода частоты не происходит, если на выходе блока 4 и схемы сравнени 5 сигналы по вл ютс одновременно. Это соответствует случаю совпадени числа обоев, за-. фиксироваю1ых в контрольном интервале, сand the unit is subtracted from the contents of counter 1 if there was no signal at the output of block 4. A decrease in the counter code I corresponds to an increase in the clock time and, therefore, the speed of the CTieMbi. The frequency code does not change if the output of block 4 and the comparison circuit 5 signals appear simultaneously. This corresponds to the case of coincidence of the number of wallpaper, for-. fixed in the control interval, with
граничным, предельнодопустимым значением.boundary limit value.
Сигналы контрольных устройств постзттают также и на вход блока контрол 6, Этот блок при по влешш сигнала с контрольного устройства принимает содержимое счетчика 3 на момент возникновени сигнала, суммирует его с кодом предельно допустимого интервала времени восстановлени и переходит в режим сравнени полученной суммы с текущим кодом счетчика 3. Если сигнал контрольного устройства не c шмeтc . до момента истечени контрольного времени восстановлени , то блок контрол вырабатывает сигнал сброса, перевод щий счетчик 1 в исходное состо ние. Одновременно по этому сигналу сброса блок 4 иThe control device signals are also sent to the input of the control unit 6. This unit, when the signal from the control device is received from the control unit, receives the contents of counter 3 at the time the signal occurs, sums it up with the code of the maximum permissible recovery time interval and switches to the comparison of the amount received with the current counter code 3. If the signal of the control device is not a signal. until the control recovery time has elapsed, the control unit generates a reset signal that switches counter 1 to the initial state. Simultaneously with this reset signal, block 4 and
схема сравнени 5 переход т во включенное состо 1Ше, блокируют изменение состо ни счетчика 1 и сбрасьшают в исходное cueгОлние счетчики 2 и 3. Блок контрол снимает сбрасьшаюц1ий сигнал на своем выходе после сн ти сигнала контрольным устройством.Comparison circuit 5 goes to the ON state, blocks the change in state of counter 1, and resets counters 2 and 3 to the initial cue. The control unit removes the reset signal at its output after the control device removes the signal.
Такой режим работы обеспечивает плавную перестройку частоты следовани синхроимпульсов и удержание ее на значении, близком к оптимальному.This mode of operation provides a smooth tuning of the clock frequency and keeping it at a value close to the optimal one.
В том случае, если какие-то внешние услови пргаели к резкому изменению быстродействи устройств, например, в сторону его увеличени , то через несколько интервалов времени последовательным увеличением значени In the event that some external conditions lead to an abrupt change in the speed of the devices, for example, in the direction of its increase, then at several time intervals by a successive increase in the value of
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772479104A SU717745A1 (en) | 1977-04-20 | 1977-04-20 | Device for control of the period of timing pulses of computing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772479104A SU717745A1 (en) | 1977-04-20 | 1977-04-20 | Device for control of the period of timing pulses of computing system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU717745A1 true SU717745A1 (en) | 1980-02-25 |
Family
ID=20706196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772479104A SU717745A1 (en) | 1977-04-20 | 1977-04-20 | Device for control of the period of timing pulses of computing system |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU717745A1 (en) |
-
1977
- 1977-04-20 SU SU772479104A patent/SU717745A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3522455A (en) | Method and means of synchronizing timing pulses of a three channel triplicated system | |
US3952944A (en) | Device for automatically monitoring the operating states of controlled objects in a sequence control system | |
SU717745A1 (en) | Device for control of the period of timing pulses of computing system | |
JPH0218483B2 (en) | ||
GB1533577A (en) | Synchronising means | |
US3299216A (en) | Signal evaluation circuits | |
SU1508193A1 (en) | Device for cyclic program control | |
SU746182A1 (en) | Counting and measuring apparatus | |
SU1529429A1 (en) | Device for protection of contacts from rattling | |
SU1201828A1 (en) | Device for input of information from two-position transducers | |
SU1298750A1 (en) | Device for detecting contention in synchronized digital blocks | |
SU1120333A1 (en) | Device for checking switching of data channels | |
SU811395A1 (en) | Device for protecting and monitoring thyristorized converter | |
SU1138943A2 (en) | Adjustable frequency divider | |
SU1513456A1 (en) | Device for monitoring time marks | |
SU966660A1 (en) | Device for measuring short pulse duration | |
SU1156004A1 (en) | Device for programmed control | |
SU860296A1 (en) | Device for forming pulse sequences | |
SU1234984A2 (en) | Clocking device | |
SU1273932A1 (en) | System for checking and controlling | |
SU1302220A2 (en) | Device for functional-parametric checking of logic elements | |
SU1187169A1 (en) | Device for checking synchronizing buses | |
SU1661773A1 (en) | Device for controlling power supply | |
SU1185642A1 (en) | Device for reception of information in frequency code | |
SU1622857A1 (en) | Device for checking electronic circuits |