SU716040A1 - Устройство дл контрол логических схем - Google Patents
Устройство дл контрол логических схем Download PDFInfo
- Publication number
- SU716040A1 SU716040A1 SU762317642A SU2317642A SU716040A1 SU 716040 A1 SU716040 A1 SU 716040A1 SU 762317642 A SU762317642 A SU 762317642A SU 2317642 A SU2317642 A SU 2317642A SU 716040 A1 SU716040 A1 SU 716040A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- probe
- output
- input
- state
- pulse
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Г
Изобретение относитс к области вьг-. числительной техники и может быть использовано дл контрол исправности и поиска неисправностей в логических схемах цифровой и импульсной,техники.
Известно устройство дл проверки логических -схем, позвол ющее фиксировать уровень логического .6й гнала, а также индицировать наличие импульсного сигнала l..
Наиболее близким техническим решением к данному изобретению вл етс , устройство дл контрол логических схем содержащее элемент отрицани равнозначности , первый вход которого соединен со щупом, другой вход - с выходом Д-триггера, а выход - со входом индикаторного элемента, С-вход Д-триггера соединен со щупом, а его Д-и R -входы - с выходом генератора импульсов Lsj.
Недостаток известных устройств состоит в том, что они дают возможность
лишь наблюдать за состо нием схемы, но не позвол ют измен ть его.
Цель изобретени заключаетс в расширении ;функциональных возможностей устройства.
Это достигаетс тем, что в предлагаемое устройство дл Контрол логических схем введены RS- триггер, входы которого соединены с переключающим элементом, а выходы - со входами двух цепей пос0 ледовательно соединенных инверторов, элементы И, И-НЕ и вентильные элемен- ты, причем один выход PS-триггера соединен с одним из входов элемента И, другой вход которого со,единен с выхо5 дом одной цепи инверторов, другой выход R§-триггера соединен с одним из входов элемента И-НЕ, другой вход которого соединен с другой цепи инверторов , выходы элементов И и И-НЕ соединены через вентильные элементрл со щупом.
Claims (2)
- На чертеже изображенп фупкциональ- на схема предлагаемого устройства, ко .торое содержит индикаторный элемент 1, элемент отрицани равнозначности 2, Д-триггер 3, генератор импульсов 4, переключающую кнопку 5, 6, цепи инверторов 7 и 8, содержащие нечетное число инверторов, элемент И 9, элемент И-НЕ 10, вантильныэ элементы, например диоды 11, 12, и щуп 13, Устройство работает следующим образом . Если кнопка 5 находитс в положении, изображенном на чертеже, то выход элемента И 9 обеспечивает низкий уровень напр жени , отключаемый диодом 11 от щупа, а выход элемента И-НЕ 10 обеспечивает высокий уровень напр жени , отключаемый от щупа диодом 12. Таким образом, устройство, будучи подключенным через щуп к определенной точке испытуемой логической схемы, индицирует логические состо ни (О либо 1) в этой точке. При этом состо ние i указываетс свечением индикаторного элемента 1, а состо ние О - отсутствием свечени . Действительно, Д -триггер 3 устанавливаетс в состо ние 1 только положительным фронтом изменени сигнала на тактовом входе, подключенном к щупу 13,-при наличиг I на входе сброса, подключенном к генератору импульсов 4. При отсутствии изменений сигнала на щупе Д- -триггер импульсами генератора 4 поддерживаетс в состо нии О и на выходе элемента 2 сигнал соответствует сигналу на щупе. При наличии на щупе 13 высокочастот ной (относительно частоты генератора 4) последовательности коротких (отНбсительно периода повторени ) единичных импульсов свечени индикаторного элемента 1 становитс прерывистым с частотой повторени например 1 Гц и длительность вспышек 0,2 с., Действительно , частота повторени импульсов генератора 4 выбрана примерн равной 1 Гц с длительностью единичного импульса около 0,2 с и нулеврй паузы О5ОЛО 0,8 с. В течение 0,2 с- наличи импульса на входе сброса по тактовому входу Д- риггер 3 может быть установлен в состо ние 1 и устанавливаетс пер вым (на отрезке 0,2 с) положительным фр том импульса из последовательности, поступающей на щуп 13с испытуемой схе мы. Таким образом, в течение почти 0,2 с (при частоте повторенийимпульсов fc испытуемой схемы, превышающей несколько дес тков герц/ Д-триггер 3 находитс в состо нии 1. При этом свечение индикаторного элемента 1 соответртвует нулевым паузам в последовательности , поступающей с испытуемой схемы. Яркость свечени примерно пропорциональна отнощению длительности паузы к периоду повторени импульсов последовательности . Перевод кнопки 5 в другое положение сбрасывает триггер 6 в состо ние О, при этом на выходе элемента И-НЕ 10 возникает .нулевой импульс длительностью , определ емой задержкой в цепочке инверторов 8. По окончании импульса диод 12 отключает выход элемента И-НЕ 10 от щупа 13 Этот импульс через щуп 13 поступает в выбранную точ1су испытуемой Схемы. Его мощность достаточна дл переключени сигнала в этой точке из состо ни 1 в состо ние О, а длительность недостаточна дл вывода - прозваниваемой цепи из стро вследствие перегрева. Возврат кнопки 5 в исходное положение устанавливает триггер 6 в состо ние I, при этом, по аналогии с вышеописанным , на выходе элемента 9 возникает единичный импульс. Таким образом, манипул ции с кнопкой 5 обеспечивают подачу в выбранную точку испытуемой схемы одиночных единичных , либо нулевых импульсов и наблюдение за реавдией схемы в той же, либо другой (если перенести щуп 13) точке. Одним из основных преимуществ уст|эойства вл етс возможность проверки Логических схем не только в составе Аппаратуры, но и автономно, причем любой триггер испытуемой схемы, цепь обратной св зи которого имеет выход на печатную плату, может быть установлен в произвольное состо ние, что позвол ет .создавать комбинации сигналов, удобные (иногда просто необходимые) дл проверки , но недоступные при работе в составе аппаратуры. Не менее важным преимуществом вл етс возможность подвода испытательного импульса не тсшько к контактам разъема (как в большинстве устройств, придаваемых к ЭВМ дл проверки замен емых элементов), но и к любой точке печатной платы. Формула изобретени Устройство дл контрол логических схем, содержащее элемент отрицани равнозначности, первый вход которого соединен со щупом, другой вход - с выходом Д-триггера, а выход - со входом индикаторного элемента, С - вход Д-триггера соединен со щупом, а его Ди R - входы - с выходом генератора импульсов, о т л и ч а и ш е е с тем, что, с .целью .расширени функцио .нальных возможностей устройства, в него введены РЙ-триггер, входы которого соединены с переключающим злемейтШу а выходы - со входом-двух цепей после довательно соединенных инверторов, элементы И, И-НЕ и вентильные элементы. ....- .., ..,-,.д- .. ,-лллг.ю.4Ц1о o «v-™v5niiii, причем ОДИН выход 1 3-трйггера соединен с одним из входов элемента И, дру7 06 гой вход которого соеднйен с выходом одной дёпи инверторов, другой выход RS-триггера соединен с одним их входом элемента И-НЕ, другой вход которого соединен с выходом другой цепи инверторов , выходы элементов И и И-НЕ соединены через вентильные элементы со щупом, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 428291, кл. d 01 I 19/16, 1974.
- 2.Назаров Н. Ф. Индикатор проверки логических устройств Приборы и ЛИ jiui . /отрОИО-ГВ ИрИООрЫ системы управлени N 12, 1974, с. 38-39 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762317642A SU716040A1 (ru) | 1976-01-22 | 1976-01-22 | Устройство дл контрол логических схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762317642A SU716040A1 (ru) | 1976-01-22 | 1976-01-22 | Устройство дл контрол логических схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU716040A1 true SU716040A1 (ru) | 1980-02-15 |
Family
ID=20646698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762317642A SU716040A1 (ru) | 1976-01-22 | 1976-01-22 | Устройство дл контрол логических схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU716040A1 (ru) |
-
1976
- 1976-01-22 SU SU762317642A patent/SU716040A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5877099A (ja) | シフト・レジスタ・ラツチ回路 | |
SU716040A1 (ru) | Устройство дл контрол логических схем | |
KR880013368A (ko) | 비디오 장치용 편향 회로 | |
US4009437A (en) | Net analyzer for electronic circuits | |
SU892364A1 (ru) | Устройство дл контрол логических схем | |
RU2037212C1 (ru) | Устройство для индикации | |
SU857938A1 (ru) | Устройство дл испытани электромагнитных коммутационных аппаратов на надежность | |
SU1401392A1 (ru) | Индикатор состо ни источника питани | |
SU960669A1 (ru) | Устройство дл контрол кабелей | |
SU1140066A1 (ru) | Устройство дл контрол логических схем | |
SU607220A1 (ru) | Устройство дл формировани тестов бесповоротных комбинационных схем | |
SU1725144A1 (ru) | Индикатор посто нного напр жени | |
RU1777235C (ru) | Устройство дл контрол логических и временных параметров сигналов | |
SU995030A1 (ru) | Логический пробник | |
SU534229A1 (ru) | Устройство дл измерени критической частоты мельканий | |
SU920542A1 (ru) | Устройство дл контрол амплитуды импульсной последовательности | |
SU1419667A1 (ru) | Устройство дл исследовани концентрации внимани | |
SU535568A1 (ru) | Устройство дл формировани временных интервалов | |
SU1453429A1 (ru) | Устройство дл контрол технологического процесса | |
SU637955A1 (ru) | Селектор импульсов по частоте следовани | |
SU493780A2 (ru) | Устройство дл отображени информации | |
SU1697073A1 (ru) | Устройство дл ввода информации с самоконтролем | |
US3461343A (en) | Simplified low voltage controlled neon bulb circuit and method of operating | |
SU785807A1 (ru) | Пробник дл проверки логических устройств | |
SU1432657A1 (ru) | Устройство дл контрол исправности встречно-параллельно включенных тиристоров |