SU703824A1 - Устройство дл моделировани случайного выбора элементов множества - Google Patents
Устройство дл моделировани случайного выбора элементов множестваInfo
- Publication number
- SU703824A1 SU703824A1 SU772516093A SU2516093A SU703824A1 SU 703824 A1 SU703824 A1 SU 703824A1 SU 772516093 A SU772516093 A SU 772516093A SU 2516093 A SU2516093 A SU 2516093A SU 703824 A1 SU703824 A1 SU 703824A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- input
- outputs
- elements
- decoder
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
I
Изобретение относитс к области выч слитепьной техники и может быть использовано при моделировании ел учайных процессов.
Известно устройство дл моделировани случайного выбора элементов множества , содержащее блок пам ти, блок сравнени , генератор случайных чисел, блок элементов И, блок триггеров. Однако это устройство не позвол ет моделировать бесповторную выборку (ll. ;
Наиболее близким техническим решением к данному изобретению вл етс устройство дл моделировани Случайного выбора элементов множества, содержащее дешифратор, выходы которого соединень с информационными входами первого блока передачи кода соответственно, управл ющий вход которого подключен ко входу опроса устройства, а выходы первого блока передачи кода соединены с выходами устройства и с первой группой информационных входов блока формировани номера соответственно, управл ющий вход которого подключен ко входу сброс устройства , а втора группа информационных входов блока формировани номера подкпн чена к выходам второго блока передачи кода соответственно, информационные входы которого подключены к выходам дешифратора соответственно, а управл к щий вход второго блока передачи кода подалючен ко входу синхронизации устройства 2 . .
Указанное устройство обладает ограниченным быстродействием вследствие посделовательного формировани приращени номера следующего элемента множества.
Целью изобретени вл етс повышенно быстродействи устройства, дл достижени которой устройство содержит регистр числа и шифратор, входы которого подключены к выходам блока формировани комера соотвегстьепно, а выходы шифратора соединены с информационными входами регистра числа соответственно, управл ющий вход которого подключен ко входу сброс устройства, а выходы регистра числа соединены с входами дешифратора соответственно; Бпок-с сема устройства приведена на фиг. 1, На фиг. 2 приведена схема блока формировани номера. Устройство содержит регистр 1 числа входы которого соединены с выходами шифратора 2, а выходы через дешифратор .3 .- со входами блоков 4 и 5 передачи ;кода, выходь которых соединены со вхо дами блока 6 формировани номера. Управл ющие входы блоков 1, 4, 5, 6 соединены со входами устройства, выходами которого вл ютс выходы блока 4. Блок 6 формировани номера содержит триггеры 7, первые юсоды которых подключены ко входу сброс устройства/и элементы 8 ИЛИ, выходы которь к соединены со входами элементов 9 и 10 И, выходы которых соединены со входами элементов 8 И.ЛИ. Вторые входы элементов 8 ИЛИ и триггеров 7 вл ютс входами 11, 12 блока; элементов 9 И вл ютс выходами 13 блока. . Устройство работает следующим обраэом . Выходными сигналами устройства вл ютс сигнал С1, привод щий устройство в исходное состо ние, сигнал С2, который синхронизирует работу устройства , сигнал СЗт-сигнал опроса. Номер выбранного элемента выдаетс в виде возбуждени одного из 2 выходов устройстоа во врем опроса. Одновременно с выдачей выбранного номера элемента йсуществл етс его за .поминание в блоке 6 формировани номера . Запоминание номера осуществл етс переходом в единичное состо ние соответ ствующего возбужденной шине триггера блока 6 формировани номера. Формирование номера элемента множества происходит в блоке 6 формировани номера путем последовательного опроса триггеров, причем каждый триггер соответствует определенному номеру. Дл з.апоминани выбранного номера элемента множества служит регистр числа . Передача выбранного номера элемента множества осуществл етс через шиф.ратор 2. Дешифрирование номера элемен-та осуществл етс дешифратором 3. Согласованна работа устройства обеспечиваетс управл ющими сигналами С1, С2, СЗ, поступающими на вход устройства . Сигнал С1 переводит все триггеры блока ,6 формировани номера и регистра 1 числа р нулевое состо ние. При нулевом содержимом регистра 1 возбуждаетс первый выход дешифратора 3, (Сигнал С2 представл ет собой серию тактовых импульсов, каждым из которых обеспечиваетс передача сигнала возбужденной шины дешифратора 3 через блрк 5 передачи кода в блок 6 фс мировани номера выработка сигнала, следующего номёр и передача его через шифратор 2 в регистр 1 числа. Пусть перед приходом очередного тактового импульса сигнала С2 содержимое регистра числа таково, что возбужден. ( i 1)-й выход дешифратора 3. Тактовым импульсом сигнал возбужденного ( 1 1)го выхода дешифратора 3 через блок 5 передачи кода передаетс на вход элемента 8 i ИЛИ блока 6 формировани номера . Сигнал с выхода элемента 8 ИЛИ поступает на вход элементов 9 ti / 1 О -j И. -Так как в исходном состо нии устройства триггер находитс в нулевом состо нии, то будет открыт элемент 9 И, и сигнал, поступивший на его вход, пройдет на .выход 13. Этот сигнал поступит на вход шифратора 2 и запомнитс на регистре 1 числа в виде следующего номера. При этом, на выходе дешифратора 3 возбуждаетс , i-й выход. После прихода следующего тактового импульса сигнала С2 будет возбежден . (t+ 1)-й. выход дешифратора 3 и т.д. Таким образом осуществл етс по- , . следовательный переход номеров элементов множества. Этот процесс будет продолжатьс до прихода сигнала опроса С3„ на врем де йдтви которого сери тактовых импульсов сигнала С2 прерываетс . Пусть к моменту прихода сигнала СЗ возбужден 1-и выход дешифратора 3. По сигналу СЗ сигнал возбужденного выхода дешифратора через блок .4 передачи кода , выдаетс на выход устройства и одновременно поступает на единичный вход триггера блока б формировани номера. Триггер 7 устанавливаетс в единичное состо ние, чем обеспечиваетс запоминание выбранного Номера. После сигнала опроса СЗ возобновл етс сери тактовых импульсов сигнала С2 и в устройстве реализуетс процесс последовательного возбуждени шин дешифратора 3 с исключением шины 1 . рассмотрим случай, когда перед приходом тактового импульса возбужден выход 1 1 дешифратора 3. Тактовым импульсом сигнал возбужденного ( )-ro вы-, хода через элемент ИЛИ передаетс на вход элементов 9. и 10.; И блока 57О3 3 формировани номера. Так как триггер / находитс в единичном состо нии, то будет открыт элемент И, и сигнал, поступивший на его вход, : пройдет через элемент ИЛИ на вход элементов Q. и 10.t+.f И. Триггер 7 ц находитс в нулевом состо нии, поэтому открыт элемент , в силу чего сигнал, поступивший на его вход, пройдет на вьтход 13. тот сигнал пос туги т на вход шифратора 2 и запомнитс на регистре 1 числа в виде следующего номера. При этом, на выходе дешифратора 3 возбуждаетс ( 1 + 1 )-й выход, а пропускаетс , Аналогично работает устройство и в том случае, когда оказываютс выбранными подр д несколько номеров. Такой ситуедии соответствует нахождение в единичном состо нии нескольких, р дом сто щих, триггеров блока 6 формировани номера. Сигнал , поступивший на вход элементов И, управл емых левым триггером, такой группы, пройдет на вход элементов И, управл емых следующим триггером, и так далее до тех пор, пока не встретитс триггер, наход .щийс в нулевом состо нии. Сигнал про:ходит на выход 13, а опрос следующих триггеров не производитс . . Врем формировани следующего номера определ етс временем опроса триггеров и максимально тогда, когда 2 1 триггеров блока 6 формировани номера находитс в единичном состо нии. В этом случае ,опрашиваетс состо ние всех 2 триггеров . Дл усгойчивой работы схемы период следовани тактовых импульсов сигна а С2 должен превышать максимальное врем формированй следующего номера. Дл того, чтобы выборы элементов; множества вкаждом случае были равноверо тными и независимыми, сигналы опроса СЗ должны поступать через случайные промежутки времени средней длительностью Т, котора должна удовлетвор ть соотношению , , где С - период следовани тактовых импульсов . Из сравнени предлагаемого устройства с прототипом видно, что в обоих устройствах основным параметром, определ ющим быстроде йствие устройства, вл етс максимальное врем формировани следующего номера. В предлагаемом устройстве макснмаль ное врем t , формировани следую щего номера равно времени прохождени 4 сигнала через 2 последорательно соединенных схем, состо щих из одного элемента ИЛИ и одного элемента И, В св зи с этим , где , врем задержки сигнала одной схемой. В прототипе максимольное врем t формировани следующего номера равно времени суммировани 2 импульсов на счетчике. Поэтому , t, 2 где Ср - период следовани импульсов. Так как длительность импульса должна быть не менее времени опрокидывани триггера, которое приблизительно равно задержки сигнала триггером зад а длительность паузы-не ен е времени задержки/Г., то t2,2 . Анализ различньтх csxeM построени триггеров показывает, что врем задержки сигнала триггером превосходит врем задержки сигнала сэсемой, состо щей из последовательно л а схемой, состо щей из после ;аовательно соединенных элементов ИЛИ и И, поэтоi -i - -ct«A .. Сравнива tj и Ьг , видим, что новое устройство имеет как минимум, в два раза более высокое быстродействие, чем прототип.: Ф о р м ула изобре те н и Устройство дл моделировани случайного выбора элементов множества, содержащее дешифратор, выходь которого соединены с информационными входами первого блока передачи кода соответственно, управл ющий вход которого подключен ко входу опроса устройства, а выходы первого блока передачи кода соединены с выходами устройства и .с первой группой информационных входов блока формировани номера соответственно, управл ющий вход которого подключен к входу сброс устройства , а втора группа информационных входов блока формировани номера подключена к выходам второго блока передачи кода соответственно, информацйонные входы которого подключены к выходам дешифратора соответственно, а управл юший вход второго блока передачи кода подключен ко входу синхронизации 770 устр9йства, отличающеес тем, что, с целью повышени быстродействй устройства, оно содержит регистр ,числа и ши4ратор, входы которого подключены к выходам блока формировани номера соответственно, а выходы шифратора соединены с информационными вхо дами регистра числа соответственно, управл ющий вход которого подключен ко Ьходу сброс устройства, а выходы ре48 гистра числа соединены с входами дешифратора соответственно. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 213424, кл. Q-06 F 1/02, 1966. 2,Авторское свидетельство СССР № 477415, кл. Q 06 F 15/20, 1&73 ( прототип).
If
f3
n
Фиг.г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772516093A SU703824A1 (ru) | 1977-08-08 | 1977-08-08 | Устройство дл моделировани случайного выбора элементов множества |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772516093A SU703824A1 (ru) | 1977-08-08 | 1977-08-08 | Устройство дл моделировани случайного выбора элементов множества |
Publications (1)
Publication Number | Publication Date |
---|---|
SU703824A1 true SU703824A1 (ru) | 1979-12-15 |
Family
ID=20721521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772516093A SU703824A1 (ru) | 1977-08-08 | 1977-08-08 | Устройство дл моделировани случайного выбора элементов множества |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU703824A1 (ru) |
-
1977
- 1977-08-08 SU SU772516093A patent/SU703824A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU703824A1 (ru) | Устройство дл моделировани случайного выбора элементов множества | |
SU980085A1 (ru) | Устройство дл ввода информации от датчиков | |
SU845154A1 (ru) | Генератор равномерно распределенныхСлучАйНыХ иНТЕРВАлОВ ВРЕМЕНи | |
SU1300470A1 (ru) | Микропрограммное устройство управлени | |
SU1273924A2 (ru) | Генератор импульсов со случайной длительностью | |
SU249095A1 (ru) | Циклическое устройство сбора информации | |
SU1559334A1 (ru) | Устройство дл моделировани дискретных ортогональных сигналов | |
SU1418740A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1229749A1 (ru) | Генератор избыточных последовательностей чисел с произвольными начальными услови ми | |
SU1156111A1 (ru) | Устройство телеуправлени | |
SU650249A1 (ru) | Устройство дл опроса информационных датчиков | |
SU418860A1 (ru) | ||
SU841001A1 (ru) | Система телесигнализации с временнымРАздЕлЕНиЕМ СигНАлОВ | |
SU1431043A1 (ru) | Генератор случайного процесса | |
SU1644390A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU690470A1 (ru) | Веро тностный распределитель импульсов | |
SU1520546A1 (ru) | Устройство дл сортировки чисел | |
SU1716508A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1525885A1 (ru) | Формирователь импульсов | |
SU758498A1 (ru) | Формирователь длительности импульсов | |
SU834940A2 (ru) | Генератор импульсов с управл емойчАСТОТОй | |
SU1575200A1 (ru) | Генератор повторных вызовов в системах массового обслуживани | |
SU1335993A1 (ru) | Генератор случайных процессов | |
SU1277131A1 (ru) | Устройство дл моделировани сетевых графов | |
RU1800595C (ru) | Многоканальный генератор серии задержанных импульсов |