SU684475A1 - Periodically recurrent signal accumulator - Google Patents

Periodically recurrent signal accumulator

Info

Publication number
SU684475A1
SU684475A1 SU782585668A SU2585668A SU684475A1 SU 684475 A1 SU684475 A1 SU 684475A1 SU 782585668 A SU782585668 A SU 782585668A SU 2585668 A SU2585668 A SU 2585668A SU 684475 A1 SU684475 A1 SU 684475A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
output
input
signal accumulator
delay unit
Prior art date
Application number
SU782585668A
Other languages
Russian (ru)
Inventor
Юрий Викторович Родионов
Original Assignee
Харьковский научно-исследовательский институт гигиены труда и профзаболеваний
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский научно-исследовательский институт гигиены труда и профзаболеваний filed Critical Харьковский научно-исследовательский институт гигиены труда и профзаболеваний
Priority to SU782585668A priority Critical patent/SU684475A1/en
Application granted granted Critical
Publication of SU684475A1 publication Critical patent/SU684475A1/en

Links

Landscapes

  • Noise Elimination (AREA)

Description

(54) НАКОПИТЕЛЬ ПЕРИОДИЧЕСКИ ПОВТСРЯЮЩИХСЯ(54) STORAGE PERIODICALLY PERFECTABLE

СИГНАЛОВSIGNALS

Изобретение отнсх:итс  к радиотекнике и может использоватьс  дл  обнаружени  сигналов на фоне помех. Известен накопитель периодически повтор ющихс  сигналов, содержащий сумматор , выкод которого соединен с блоком задержки l. Однако этот накопитель имеет невысо кую помехоустойчивость. Цель изобретени  - повышение помехо устойчивости устройства. Дл  этого в накопитель периодически повтор ющихс  еигналов, имеющий сумма тор, выход которого соединен с блоком задержки, введены два блока переменной задержки и синхронизатор, причем выход последнего соединен с управл ющими вхо дами обоих блоков переменной задержки, один из которых подключен к первому входу сумматора, а другой включен между выходом блока задержки и вторым входом сумматора. На чертеже изображена структурна  электрическа  схема предложенного накопител . Накопитель содержит сумматор 1, блок 2 задержки, блоки 3, 4 переменной задержки и синхронизатор 5. Накопитель работает следующим образом . Принимаема  смесь -полезного сигнала и помех UBJI. проходит через блок 3 переменной задержки на первый вход сумматора 1, задерживаетс  блоком 2 задержки на врем  повторени  сигналов и через блок 4 переменной задержки поступает на второй вход сумматс а 1. Задержанный сигнал суммируетс  с вновь приход щим сигналом. Перед по влением сигнала на управл ющие входы блоков 3, 4 переменной задержки поступает сигнал с синхронизатора 5, вызывающий изменение времени задержки этих блоков. Подобна  операци  повтор етс  в каждом цикле накоплени , В результате сиифазна  с полезным сигналом помеха, цей ствующа  в сумматоре 1 и блоке 2 задержки , преобразуетс  в несннфазную и усреан етс , вследствие чего отношение сигнала к шуму в выходном сигнале возрастает. Предложенный наксжитель периодически повтор ющихс  сигналов обладает повышенной помехоустойчивостью по сравнению с известным накопителем, что обе печиваетс  уменьшением вли ни  коррелированных с моментом по влени  сигна ла помех. Важным преимуществом  вл етс  также то, что высока  помехоустойчивость достигаетс  не за счет улучшени  шумовых характеристик блоков, вход щих в состав накопител , что св зано и с увеличением стоимости аппаратуры, а сравнительно простыми средствами.Invention otn: itc is to the radio and it can be used to detect signals in the background of interference. A known accumulator of periodically repeating signals comprising an adder, the code of which is connected to the delay unit l. However, this drive has low noise immunity. The purpose of the invention is to increase the noise immunity of the device. For this, the accumulator of periodically repeating signals, having a sum torus, the output of which is connected to the delay unit, has two variable delay units and a synchronizer, the output of the latter connected to the control inputs of both variable delay units, one of which is connected to the first input of the adder and the other is connected between the output of the delay unit and the second input of the adder. The drawing shows a structural electrical circuit of the proposed drive. The drive contains an adder 1, block 2 delay, blocks 3, 4 variable delay and synchronizer 5. The drive works as follows. The received mixture is a useful signal and UBJI interference. passes through the variable delay unit 3 to the first input of the adder 1, is delayed by the delay unit 2 by the repetition time of the signals, and through the variable delay unit 4 arrives at the second input of the summation 1. The delayed signal is summed with the newly received signal. Before the signal is generated, the control inputs of the variable delay blocks 3, 4 receive a signal from the synchronizer 5, causing a change in the delay time of these blocks. A similar operation is repeated in each accumulation cycle. As a result, the sihfaznaya with a useful signal, the interference in the adder 1 and the delay block 2, is converted to non-phase and is reduced, as a result of which the signal-to-noise ratio in the output signal increases. The proposed periodical repetitioner has a higher noise immunity as compared with the known accumulator, which both is made by reducing the influence of the interference that is correlated with the moment the signal appears. An important advantage is also the fact that high noise immunity is achieved not by improving the noise characteristics of the blocks included in the storage, which is associated with an increase in the cost of equipment, but by relatively simple means.

Claims (1)

USM Формула изобретени  Накопитель периодчески повтор ющихс  сигналов, имеющий сумматор, выход которого соединен с блоком задержки, отличающийс  тем, что, с целью повышени  помехоустойчивости, введены два блока переменной задержки и синхронизатс з. причем выход последнего соединен с управл ющими входами обоих блоков переменной задержки, один из которых подключен к первому входу сумматора, а другой включен между выходом блока задержки и вторым входом сумматора. Источники информации, прин тые во внимание при экспертизе 1. юзин Ю. С. Оптимальные фильтры и накопители импульсных сигналов, М,, Сов.радио, 1969, с. 256.USM Claims of the Invention Periodically repeated signal accumulator having an adder, the output of which is connected to a delay unit, characterized in that, in order to improve the noise immunity, two variable delay units are introduced and synchronized. the output of the latter is connected to the control inputs of both variable delay units, one of which is connected to the first input of the adder, and the other is connected between the output of the delay unit and the second input of the adder. Sources of information taken into account in the examination 1. Yuzin Yu. S. Optimal filters and drives of pulse signals, Soviet Radio, 1969, p. 256.
SU782585668A 1978-03-01 1978-03-01 Periodically recurrent signal accumulator SU684475A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782585668A SU684475A1 (en) 1978-03-01 1978-03-01 Periodically recurrent signal accumulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782585668A SU684475A1 (en) 1978-03-01 1978-03-01 Periodically recurrent signal accumulator

Publications (1)

Publication Number Publication Date
SU684475A1 true SU684475A1 (en) 1979-09-05

Family

ID=20751513

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782585668A SU684475A1 (en) 1978-03-01 1978-03-01 Periodically recurrent signal accumulator

Country Status (1)

Country Link
SU (1) SU684475A1 (en)

Similar Documents

Publication Publication Date Title
SU684475A1 (en) Periodically recurrent signal accumulator
AU540220B2 (en) Determination of median frequency of 3 sequences
SU924911A2 (en) Device for compressing of facsimile signal frequency band
SU1583901A1 (en) Seismic multichannel station for recording and processing phase-manipulated signals
SU573857A1 (en) Signal shaping device
SU696614A1 (en) Correlation detector
SU686139A1 (en) Digital frequency detector
SU1483665A1 (en) Receiver of discrete components of frequency signals with interpulse phase-shift keying
SU575784A1 (en) Frequency-modulated signal detector
SU647876A1 (en) Synchronizing arrangement
SU1555869A1 (en) System for transmission and reception of discrete information
SU886285A1 (en) Device for integral reception of discrete signals
SU556394A1 (en) Interference Simulator
SU1338088A1 (en) Device for digital transmission of sound signal
SU1635285A1 (en) Device for line image correction
SU809656A1 (en) Spatal filter of television signals
SU624373A1 (en) Signal discriminating arrangement
SU1104645A1 (en) Amplifying device with zero drift correction
SU574847A1 (en) Suppression filter of ac signal quadrature component
SU1023647A1 (en) Device for converting pulse train periods into voltage
SU1133678A1 (en) Digital-address communication system
SU1190533A1 (en) Device for transmission of digital information
SU646420A1 (en) High frequency filter
SU1179552A1 (en) Digital information reception device
SU1137586A1 (en) Frequency-manipulated signal demodulator