SU681553A1 - Аналого-цифровой преобразователь - Google Patents

Description

2

перемещений 3-1, 3-2,...3-n с информационными выходами (обмотками) 4-1, 4-2,.,,4-п и опорными выходами (обм:л-ками ) 5-1,5-2 ,,. ,5-п, эапитываемые напр жением переменного тока U-, аналоговые ключи б информационных и опорных выходов датчиков, ключ 7 нулевого потенциала, аналоговый интегратор 8, запоминающие устройства 9-1 9-2, аналогокле 10-1, 10-2 на выходах запоминающих устройств,ключ 11 разр да емкости интегратора, компаратор 12, кодирующий счетчик 13,

Устройство работает следующим образом , В некоторый момент времени в блоке управлени  2 вырабатываетс  состо ние интегрирование сигнала с информационного выхода 1-го датчика , С момента прихода на, блок 2 импульса начала интегрировани , вырабатываемого формирователем 1,этот блок формирует команду на коммутацию соответствующего ключа 6, в результате чего информационный выход i -го датчика подключаетс  к входу интегратора 8, Процесс интегрировани  сигнала с информсьционного выхода происходит в течение времени Т, Затем данный ключ входного сигнала размыкаетс , замыкаетс  ключ 7 нулевого потенциала . Выходное напр жение интегратора 8 по сигналу блока 2 запоминаетс  в устройстве пам ти 9-1. После этого замыкаетс  ключ 11 и интегратор 8 обнул етс .

Далее следует аналогичный процесс интегрировани  сигнала с опорного выхода того же датчика с запоминанием интеграла этого сигнала в устройстве пам ти 9-2 и последующим обнулением интегратора.

После этого блок 2 вырабатывает сигнал, замыкающий ключ 10-1 на интервал времени t {, в течение которого интегрируетс  напр жение, хран щеес  в устройстве пам ти 9-1. По окончании этого интервала времени ключ 10-1 размыкаетс , а замыкаетс  ключ 10-2 и одновременно запускаетс  кодирующий счетчик 13. Начинаетс  прслдесс разр да интегратора напр жением , хран щимс  в устройстве пам ти 9-2, так как напр жени , хран щиес  в запоминающих устройствах 9-1 и 9-2, - противоположной пол рности, что обеспечиваетс  соответствующим выбором моментов начала интегрировани  сигналов измерительного и опорного выходов 1 -го датчика,Через интервал времени t интегратор разр жаетс , компаратор 12 измен ет свое состо ние и по его сигналу блок 2 прекращает формирование кода в счетчике 13.

Формирователь импульсов 1 формирует сигналы начала интегрировани  таким образом, чтобы за врем  т знак ,интегрируемого напр жени  не мен л:с  и его интервал был максимальным,Это обеспечиваетс  тем, что ногда .нальный сдвиг фаз между выходныг ш (информационными и опорными) напр жени ми и напр жением питани  (возбуждени ) трансформаторных датчиков известен и учтен в схеме,

Рабага преобразовател  описываетс  следующими уравнени ми:

Up (ULit+4)di)

Up Ju sin(ujt + 4-vn:)d-t,

Га т:

1 п--игг-ь,

где и амплитуда напр жени  инфсфмационной обмотки;

U2амплитуда напр жени  опорной обмотки; Ч

начальна  фаза интегрировани  сигналов датчиков,

tr- посто нна  времени интегрировани  интегратора;

тврем  интегрировани  информационного и опорного сигналов;

и

интеграл информационного

и сигнала;

и

интеграл опорного сигнала;

/2

tn врем  интегрировани  интеграла информационного сигнала;

tv кодируемый временной интервал .

Реально от датчика к датчику и при изменении вноиних воздействий среды сдвиг фаз выходных напр жений относительно напр жени  питани  датчика мен етс . Но отноиение проинтегрированных значений информационного и опорного сигналов не мен етс  в силу свойства трансформаторных датчиков перемещений сохран ть посто нным отношение ЭДС информационной и опорной обмоток при посто нной координате перемещени , независимо от колебаний напр жени  возбуждени  по амплитуде и частоте и наличи  возмущающих воздействий, т.е.

В силу этого, независимо от изменений ш , Т и Ч , выходной код преобразуемого сигнала определ етс  как

N,, N (4)

где f - частота импульсов заполнени 

временного интервала N - число импульсов, заполн ющих

Claims (2)

1. временной интервал t. При выполнении услови  Т t достигаетс  подавление вли ни  собственного дрейфа аналогового интегратора на точность преобразовани  ниформацион ) кого сигнала в код. Так, запоминаемое в устройстве пам ти 9-1 напр же ние с учетом приведенного к входу дрейфа интегратора е равно Uj- F а напр жение, запоминаемое в устрой стве пам ти 9-2, равно -Uj-. + е i так как U.. и Uj- имеют разные знак При интегрировании сигналов запоминающих устройств 9-1 и 9-2 интегрируетс  также и дрейф интегратора,поэ тому имеет место равенство )(«т)ч- ЧОтсюда следует, что ггЧ-i-) -с Jи т Необходимо также отметить, что ра сматриваемое устройство позвол ет плавно измен ть коэффициент передачи изменением времени интегрировани запомненного значени  интеграла ин формационного сигнала, т.е. изменени ем величины t Формула изобретени  Аналого-цифровой преобразователь, содержащий информационный и опорный ( датчики переменного тока, выходами подключенные через аналоговые ключи ко входу интегратора, формирователь импульсов начала интегрировани /синхронизируемый напр жением питани  датчиков, блок управлени , выходы которого соединены со входом счетчика , управл ющими входами аналоговых ключей, ключа нулевого потенциала и ключа разр да емкости интегратора, а входы соединены с выходами формировател  импульсов начала интегрировани  и компаратора, вход которого подключен к выходу интегратора, о тличающийс  тем, что, с целью повышени  точности преобразовани , в него введены два запоминеио щих устройства, входы которых соединены с выходом интегратора, а выходы через дополнительные аналоговые ключи подключены к входу интег-. ратора,причем управл ющие входы запоминающих устройств и дополнительных аналоговых ключей соединены с соответствующими выходами блока управлени . Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 132863, кл. Н 03 К 13/20,12.02.60.
2. 2.Авторское свидетельство СССР № 398008, кл. Н 03 К 13/02 ,,24.0 3 .69 (прототип).