SU660245A1 - Преобразователь средней частоты в код - Google Patents

Description

управлени  формировател  дополнительных последовательностей импульсов, второй вход управлени  и вход «сброс которого соединены соответственно с выходами элемента равнозначности и ключа, а выход подключен ко входам счетных регистров через коммутатор, причем входы управлени  коммутатора соединены с выходами счетчика-распределител  импульсов, а выход источника опорного напр жени  через последовательно соединенные преобразователи проводимости в напр жение посто нного тока подключен к одному из входов сумматора напр жений, другие входы которого соединены порознь с выходами отдельных преобразователей проводимости в напр жение посто нного тока, а выход сумматора напр жений подключен ко входу преобразовател  напр жени  в число-импульсный код.

Кроме того, указанна  цель достигаетс  также и тем, что в преобразователе средней частоты в код формирователь дополнительных последовательностей импульсов содержит последовательно соединенные реверсивный счетчик, регистр пам ти и блок сравнени  кодов, соединенный с оперативным счетчиком, ключ и элемент равнозначности , нричем первый вход реверсивного счетчика  вл етс  входом «сброс формировател , а второй вход реверсивного счетчика соединен с выходом элемента равнозначности ,  вл ющегос  выходом формировател , первый вход элемента равнозначности  вл етс  первым управл ющим входом формировател , а второй вход соединен с выходом блока сравнени  кодов и входом «сброс оперативного счетчика,первый вход которого  вл етс  первым входом формировател  и подключен к первому входу ключа, а второй вход оперативного счетчика подключен к выходу ключа, второй вход которого  вл етс  вторым управл ющим входом формировател  и соединен со входом «перепись регистра пам ти.

На чертеже показана функциональна  электрическа  схема преобразовател  средней частоты в код.

Преобразователь средней частоты в код содержит формирователь 1 основной последовательности имиульсов (из периодов Гл-„ преобразуемой частоты /ж); формирователь 2 основного измерительного интервала 7ц (из опорной частоты /о); формирователь 3 дополнительных последовательностей импульсов NI ... NK ИЗ периодов Тх ... Тх преобраз)емой частоты, следующих за Гц; ключи 4-1, 4-2 (схемы совпадений); элемент 5 антисовпадений (НЕ-И); элементы равнозначности (ИЛИ) 6-1, 6-2, генератор опорной частоты; реверсивный счетчик 8; регистр пам ти 9; блок 10 сравпени  кодов; оперативный счетчик И; счетный регистр 12 старших разр дов выходного кода; счетчик-распределитель 13 импульсов, соответствующих периодам Гд ... 7а-,; коммутатор 14; дополнительные счетные регистры 15-1 - 15-к импульсных последовательностей ... NK, источник 16 опорного напр жени  U(,; преобразователи 17-1 - 17-к проводимости в напр жение посто нного тока; кодоуправл емые резисторы () 18-1 - 18-к; образцовые резисторы (Ro) 19-1 - 19-к; операционные усилители 20-1 -

20-к; сумматор 21 напр жений; преобразователь 22 напр жени  в число-импульсный код; счетный регистр 23 младщих разр дов выходного кода. Преобразователь работает следующим

образом.

В первом такте преобразовани  формируетс  основна  носледовательность импульсов jV.v, - целое число периодов T.v, за измерительный интервал Гц, накопленмое в регистре 12. При этом каждым импульсом последовательности Лл-, сбрасываетс  накопленное в реверсивном счетчике 8 количество импульсов /о-Тл. Второй такт начинаетс  с поступлени  заднего фронта

7,. При этом снимаетс  сброс счетчика 8 н происходит (через элемент равнозначности 6-2) его реверсирование; одновременно через элемент равнозначности 6-1 поступает команда на перепись кода, соответствующего первому остаточному временному интервалу /о и-Лл-оТл-о из реверсивного счетчика 8 в регистр пам ти 9. Далее код to сравниваетс  с кодом, накапливаемым в оперативном счетчике 11, и в момент их

равенства блок 10 сравнени  кодов выдает импульс, сбрасывающий оперативный счетчик 11 и выполн ющий (через элемент равнозначности 6-2) очередное реверсирование счетчика 8. Тем самым, в пределах

первого периода Гд-, примыкающего к интервалу Гп, через элемент равнозначности 6-2 и коммутатор 14 на вход первого дополнительного регистра 15-1 поступают импульсы, соответствующие количеству интервалов /о, укладывающихс  в 7л-,, и в регистре 15-1 накапливаетс  код определ емый из услови  Гд , где i - второй остаточный временной интервал, выделенный по заднему фронту периода

Гд:, или переднему фронту периода Тх, Соответствующий импульс поступает с выхода элемента антисовпадений 5 на вход счетчика-распределител  13, перевод  его из исходного состо ни  «1, в состо ние

«2. При этом управл ющий сигнал по вл етс  на втором входе коммутатора 14, и следовательно, выход формировател  3 дополнительных импульсных последовательностей подключаетс  к дополнительному

регистру 15-2. Тот же импульс через элемент равнозначности 6-1 выдает команду на перепись из реверсивного счетчика 8 в регистр пам ти 9 кода второго остатка t. Далее аналогично подсчитываетс  количество интервалов t, укладывающихс  во

втором после 1и периоде Т,, причем соотi3eTCTJsyiouj , чиСоТО-импульсный код поступает на вход дополнительного регистра 15-2 через элемент равнозначности 6-2; в момент окончани  периода Тх, в дополнительпом регистре 15-2 формируетс  код Л2, соответствующий 4iKviy иптервалов ti, укладывающихс  в Гд-. : Тх, N2t}- -t2, где 2 - третий остаточный временный интервал. В течение k следуюш,их за 7, периодов вырабатываютс  коды Л/1 ... jV, соответствуЮ1цие последовательным итераци ; ;

T,N,f, + t, T,,:--N,t, + t,

Т, -- Л,к-1 + к.

Отсюда  сно, что в предлагаемом преобразователе общее врем  преобразовани  составл ет , тогда как в известных преобразовател х при том же колг честве итераций k и дес тичном представлении общее врем  преобразовани  составл ет Тп . Фактический выигрыщ в точности и быстродействии определ етс  сходимостью последовательных итераций. Если прин ть (в пренебрежении быстрымифлуктуаци мипериода

Тх)Тх, Т,,, . . . TXK ТX,, то из приведенных выше соотношений получим результат й-го приближени  средней частоты fx

A,z:zAA,. + AAA,r. A,,-f

I ( +(|)2к-1

Щ ЛГ,.,...

где - код младших разр дов, выдел емый в регистре 23. Преобразование кодов Л ... NK в код A.VK выполн етс  следующим образом. Сопротивлени  кодоуправл емых резистров 18-1 - 18-к пропорциональным кодам ... Лк соответственно, а выходные напр жени  преобразователей 17-1 ... 17-к, благодар  их последовательному соединению, обратно пропорциональны произведени м ...

/; - Tf ° -)// р

.R.- ,

1

1

,... У-

:

0-п.о

NI-N, 1

(r,Rl

...

где К - коэффициент преобразовани  Ni в Ri. При на выходе сумматора 21 и, следовательно, на выходе преобразовател  22, выдел етс  сигнал, пропорциональный ДуУкАнализ приведенного итерационного алгоритма показывает, что он сходитс  как 1/(к+2), где к-число итераций. В сопоставлении со сходимостью известных итерационных способов и устройств, котора  составл ет (при дес тичном представлении) 10-,  сно, что дл  получени  сравнимой точности в предложенном устройстве необходимо использовать большее количество

итераций. Например, в нониусном способе или способе умножени  остаточных временных интервалов дл  получени  точности требуетс  две итерации, а в предложенном варианте - три итерации (1/5 1/120), соответственно дл  получени  точности 10 в известных устройствах необходимо выполнить три итерации, а в предложеином - четыре(1/6 1/720).

В св зи с более медленной сходимостью выигрыш в быстродействии при сравнимой точности несколько уменьшаетс . Например , если минимальной измер емой частоте (fx) min соответствует максимальный период

Т(Тх)тах, то выбира  Г„ 10 (Гж) шах и нринима  результирующую точность измерени  (/x)niin 10 получим общее врем  преобразовани  дл  известных устройств

Г„-- 10 (Г,) шах+20 (Гд.) шах-30 (Г J max,

а дл  предлагаемого устройства 7п 10(Г,.)тах + 3(Г:)(Гх)шах. Если (Га:) тах .)min 1 Тц, то указанный

выигрыш в быстродействии (13с вместо 30с) оказываетс  весьма существенным. При результирующей точности около 0,01% быстродействие предложенного и известных устройств состав т (при тех же услови х ) 14 с и 40 с соответственно.

В приведенном примере требовани  к точности определени  ЛЛк невысоки (пор дка 1%) и могут быть дополнительно снижены при увеличении Лл-„, однако при этом

уменьшаетс  и выигрыш в быстродействии.

Ф о р м } л а изобретени 

1. Преобразователь средней частоты в код, содержащий формирователь основной

последовательности имнульсов и формирователь основного измерительного интервала , выходы которых через ключ соединены с входом счетного регистра старших разр дов выходного кода, генератор опорной

частоты, выход которого подключен к первому входу формировател  дополнительных последовательностей импульсов и к входу формировател  основного измерительного интервала, источник опорного напр жени , счетные регистры, выходы которых подключены к входам управлени  преобразователей проводимости в напр жение посто нного тока, реализованных, например, на операционном усилителе собратной св зью через образцовый резистор, к входу которого подключен кодоуправл емый резистор, и преобразователь напр жени  в число-импульсный код, на выходе которого включен счетный регистр младщцх разр дов выходного кода, отличающ и с   тем, что, с целью повышени  точности и быстродействи , в него дополнительно введены элементы антисовпадений, элемент равнозначности, счетчик-распределптель импульсов, коммутатор, сумматор