SU660234A1 - Устройство кодировани случайного процесса - Google Patents

Description

1

Изобретение относитс  к электроизмерительной технике и предназначено дл  аппаратурного анализа случайных процессов.

Известно устройство усреднени  случайного процесса, содержащее аналого-цифровой преобразователь, сумматор, реверсивный счетчик и блок управлени  1. Недостатком его  вл ютс  сравнительно узкие функциональные возможности.

Известно устройство усреднени  случайного процесса, состо щее из аналого-цифрового преобразовател , сумматора-вычитател  с триггером знака, реверсивного счетчика , двух регистров и устройства управлени , причем выход измер емого сигнала соединен со входом аналого-цифрового преобразовател , выходы которого соединены с поразр дными входами вычитател  и его триггера знака, поразр дные выходы которых параллельно соединены с поразр дными входами нервого регистра и с младшими поразр дными входами сумматора-вычитател  и его триггера знака, шины знака последнего соединены с шинами знака реверсивного счетчика, поразр дные выходы старших разр дов которого параллельно соединены с поразр дными входами вычитател  и его триггера знака и поразр дными входами второго регистра, и все узлы соединены с устройством управлени  2.

Недостатком известного устройства  вл етс  то, что оно не позвол ет в процессе преобразовани  случайного аналогового сигнала в код одновременно определ ть такие

его характеристики, как оценку среднего значени , текущие центрированные выборки и пропорциональные им напр лсени , что сужает его возможности. Это приводит к усложнению их цифровых узлов.

Целью изобретени   вл етс  расширение функциональных возможностей дл  одновременного определени  среднего и центрировани  в процессе аналого-цифрового преобразовани  случайного процесса без су1цественного усложнени .

Дл  достижени  поставленной цели в устройство кодировани  случайного процесса , содержащее блок управлени  и аналогоцифровой преобразователь, состо щий из

сравнивающего устройства, реверсивного счетчика, регистра, преобразовател  код- напр жение, и сумматор-вычитатель, первый вход сравнивающего устройства соединен с клеммой источника случайного сигнал а, второй вход соединен выходом преобразовател  код-напр жение, а выход соединен с реверсивным счетч 1ком, поразр дные выходы которого соединены с регистром, шины знаков реверсивного счетчика соединены с выходом сумматора-вычитател , поразр дные выходы регистра подключены к поразр дным входам преобразовател  код-напр жение и сумматора вычитател , а выходы блока управлени  соединены с управл ющими входами аналого-цифрового преобразовател  и сумматора-вычитател , введеиы аналоговое запоминающее устройство и дополнительный регистр , причем вход аналогового запоминающего устройства соединен с выходом преобразовател  код-напр жение, а выход - с первым входом сравнивающего устройства, поразр дные выходы дополнительного регистра соединены с поразр дными входами преобразовател  код-напр жение и реверсивного счетчика, а поразр дные входы дополнительного регистра соединены с поразр дными выходами реверсивного счетчика , при этом выходы блока управлени  подключены к управл ющим входам дополнительного регистра и аналогового запоминающего устройства.

Рассмотрим принцип работы предлагаемого устройства, показанного на чертеже, в л-j-l цикле измерени . По команде с блока управлени  1 аналого-цифровой преобразователь 2, состо щий из сравнивающего устройства 3, реверсивного счетчика 4, регистра 5 и преобразовател  код-напр лсениеб, в течение интервала цикла осуществл ет след щее аналого-цифровое преобразование разностного сигнала Ux(ti)(-m Д ) в коды выборок x(ti), которые формируютс  в первом регистре 5. Напр жение llz(ti-от А О формируетс  на выходе аналогового запоминающего устройства 7, при помощи преобразовател  код-напр жение 6, пропорционально коду оценки, среднего „ с выхода дополнительного регистра 8, подключаемого в начале каждого цикла ко входу преобразовател  код-напр жение 6. В начале измерени  в регистр 8 записываетс  код грубой начальной оценки среднего Zc.

Текущие коды выборок x(ti) с выхода регистра 5 в течение интервала цикла усредн ютс  в сумматоре-вычитателе 9, т. е. к концу каждого цикла в нем определ етс  знак суммы текущих выборок по алгоритму

Vn, 1 sign I 2 - f/zJ(/i-wAOJ I ;

где

тт

I,l.((ii-mf

I -f 1, если ... 0; 1 -1, если ...

В конце каждого цикла mAt реверсивный счетчик 4 переключаетс  от регистра 5 к регистру 8. Содерл имое последнего (оценка Zn) записываетс  в реверсивный счетчик 4. По знаку Vn+i текущей суммы

CJ(i)-Uz(ti-fnAi)l

с выхода триггера знака сумматора-вычитател  9 в реверсивный счетчик 4 добавл етс  или вычитаетс  код щага коррекции AZ оценки среднего Zn, т. е. формируетс  нова  оценка среднего Zn+i дл  (п+2)го цикла измерени  ио алгоритму

Z«+2 Z,,+i + AZi/«, 1,

где Zn+z, Zn+i - коды оценок среднего в ( +2)-ом и (/г-(-1)-ом циклах измерени . Новое значение оценки с реверсивного

счетчика 4 переписываетс  в регистр 8, с выхода которого через преобразователь код-напр жение 6 в аналоговом запоминающем устройстве 7 формируетс  напр жение Uz , 1, пропорциональное Zn+i- С этого

момента начинаетс  (л + 2)-й цикл измерени .

После N циклов измерений во втором регистре 8 определ етс  код оценки среднего Z.Y сигнала Ux(t) в момент (tj-Мты), а в

первом регистре 5 - коды текущих центрированных выборок N(ti)Если среднее значение сигнала будет измен тьс  в течение цикла шА на величину не более AZ, то данное устройство будет

следить за его изменением.

Из описани  видно, что в устройстве параллельно со след щим аналого-цифровым преобразованием осуществл етс  итерационный цикл коррекции текущей оценки

среднего и центрировани . За счет учета однородности след щего аналого-цифрового преобразовани  и итерационного знакового усреднени  в предложенном устройстве удалось существенно упростить р д

узлов известных устройств. Все это позволило расширить функциональные возможности устройства без значительного усложнени .

Claims (2)

1.Авторское свидетельство СССР N° 437077, кл. Н ОЗК 1302, 08.07.73.

2.Авторское свидетельство СССР № 428388, кл. Н ОЗК 13/02, 14.01.73.