Claims (2)
Устройство включает счетчик 1, схему 2 задепжки. логич(скпе схемы 3-8, выдающие импульсы при определенном содержании счетчика, схему 9 совпадени , интегра тор 10, триггер 11, схему 12 совпадени , схему 13 сборки, схему 14 совпадени , схему 15 сборки, схему 16 совпадени ,интегратор 17, триггер 18, схему 19 совпадени , схему 20 сборки, схему 21 совпадени , схему 22 сборки, схему 23 задержки, схему 24 сборки, схемы 25, 26 совпадени , схему 27 задержки, счетчик 28, схему 29 и 30 совпадени . В нижней части логических схем 3-8 приведены значени содержимого счетчика 1, при котором выдает импульс данна логическа схема. На фиг. 2, а приведен сигнал, из которого выдел етс информаци . Этот сигнал соответствует быстрому движению носител : 8 условных единиц соответствует длительности Т «трехчастотного сигнала; 12-1,5 Т; 16-2 Т. На фиг. 2,6 - импульсы на выходе схемы сборки 24 фиг. 1; на фиг. 2, в - импульсы на выходе схемы сборки 22 фиг. 1. На фиг. 2, г - сигнал, из которого выдел ют информацию. Этот сигнал соответствует медленному движению носител , здесь 13 условных единиц соответствует Т; 18-1,5 Т; 24-2 Т. На фиг. 2, д- импульсы на выходе схемы сборки 24 фиг. 1; на фиг. 2, е - импульсы на выходе схемы сборки 22 фиг. 1. На фиг. 3 показана одна из логических схем, выдающих импульс при определенном состо нии счетчика 1. Здесь I-III - схемы совпадени , выдаюп ие импульсы, соответствующие содержанию счетчика; IV - сборка . Устройство работает следуюнлим образом . На счетный вход счетчика 1 поступают импульсы, частота которых больще частоты воспроизводимых импульсов (фиг. 2, а и г). На вход «сброс счетчика 1 через схему задержки 2 поступают узкие импульсы, сформированные по передним фронтам перепадов напр жени фиг. 2, а, г. Выходные сигналы счетчика, соответствующие его текущему содержимому, поступают на входы логических схем 3-8. На другие входы этих логических схем поступают импульсы, сформированные по передним фронтам перепадов напр жени (фиг. 2, а, г). Таким образом , одна из логических схем 3-8 выдает в начале перепада импульс, соответствующий длительности предыдущего перепада напр жени воспроизводимого сигнала. Логическа схема 3 выдает импульс при длительности предыдущего перепада (и при содержимом счетчика 1), равной 19-24 периодам импульсов на входе счетчика 1, логическа схема 4 - при длительности, равной 16- 18, логическа схема 5 - при длительности 14-15, логические схемы - соответственно при длительност х 12-13, 10-11, 8-9. Перед началом зоны информации на носителе записаны обычно и.мпульсы непрерывной последовательности нулей. Если скорость движени носител такова, что длительность перепада воспроизводимого сигнала равна 8-9 периодам частоты импульсов на входе счетчика 1, то схема 8 выдает импульсы после окончани каждого перепада такой длительности. Эти импульсы, пройд через схему совпадени 9, поступают на вход интегратора 10, который выдает разрешение на установку триггера 11 после прихода на вход интегратора определенного количества импульсов. Сигналы триггера 11 разрешают прохождение импульсов с выхода логической схемы 6 через схему совпадени 12, а с ее выхода - на вход схемы сборки 13, выдел ющей импульсы при длительности предыдущего перепада, соответствующего 1,5 Т. Выходные сигналы триггера 11 разрещают также прохождение импульсов с выхода логической схемы 4 через схемы совпадени 14 и сборки 15. Эти импульсы соответствуют длительности 2 Т предыдущего перепада воспроизводимого сигнала . Таким образом, если триггер 11 установлен в единичное состо ние, то перепады воспроизводимого сигнала длительностью 8- 9 периодов соответствует длительности Т; 12-15 - длительности 1,5 Т; 16-18 периодов - длительности 2 Т. Если длительность перепадов непрерывной последовательности нулей, записанных перед зоной инфор.мации, равна 12-13 периодам импульсов на входе счетчика ,1, то импульсы с выхода схемы 6, пройд через схему совпадени 16, обеспечивают выдачу сигпала интегратором 17 и устанавливают триггер 18 в единичное состо ние . При это.м схе.ма совпадени 19 разрешает прохождение импульсов с выхода схемы 6 через схему совпадени 19 на вход схемы сборки 20, схема совладени 21 разрещает прохождение импульсов с выхода логической схемы 4 на вход сборки 13. Если в единичное состо ние установлен триггер 18, то перепады воспроизводимого сигнала длительностью 12-13 периодов соответствуют длительности Т; 16-18 - длительности 1,5 Т; 19-24 - длительности 2 Т. Если ни один из триггеров 11 и 18 не установлен в единичное состо ние, то перепады длительностью 10-11 соответствуют длительности Т воспроизводимого сигнала, (соответствующие импульсы поступают с выхода логической схемы 7 на вход схемы сборки 20), перепады длительностью 14-15 соответствуют длительности 1,5 Т (соответствующие импульсы поступают с выхода логических схем 5 на вход схемы сборки 13), перепады длительностью 19-24 - длительности 2 Т (соответствующие импульсы поступают с выхода логической схемы 3 на вход схемы сборки 15). Перепады воспроизводимого сигнала длительностью 2 Т соответствуют информации «01. Эту информацию выдел ют, подава импульсы с выхода схемы 15 на вход схемы 22, на выходе которой по вл етс импульс, соответствующий «О информации. Импульсы с выхода схемы 15 подают через схему задержки 23 на вход схемы сборки 24, на выходе которой по вл етс импульс, соответствующий «1 информации. Перепад длительностью 1,5 Т воспроизводимого сигнала, если перед ним шла «1 информации, соответствует нулю, информации. Выделение «О в этом случае осуществл ют следующим образом . Импульс с выхода схемы сборки 13, поступа на схемы 25, 26 и схему задержки 27, по вл етс на выходе схемы 25 и на выходе схемы 22. Импульс с выхода схемы задержки 27 переключает счетчик 28 в состо ние , при котором следующий импульс с выхода схемы 13, соответствующий ьчформацин «01, поступает через схему 26 на вход схемы 15 и далее на вход схемы 22 и через схему задержки 23 - на вход схемы 24. Перепады длительностью Т соответствуют информации «О или «1 в зависимости от четности количества перепадов длительности 1,5 Т перед перепадом Т. Если количество перепадов 1,5 Т четное, то следующие за последним перепадом 1,5 Т импульсы, соответствующие перепадам Т, соответствуют «О информации и поступают с выхода схемы 20 через схему29 на вход схемы сборки 22. Если количество перепадов 1,5 Т нечетное, то следующие за последним перепадом 1,5 Т импульсы, соответствующие перепадамЛ, соответствуют информации « и поступают с выхода схемы 20 через схему 30 на вход схемы сборки 24. На фиг. 3 изображена более подробно логическа схема 3 (фиг. Г), выдающа импульс при содержимом счетчика 1, равном 19, 20, 21, 22, 23 или 24. Формула изобретени Устройство выделени информации, содержащее .многоразр дный счетчик, логические схемы, выдающие импульсы при определенном содержании счетчика, схему задержки , вход которой подсоединен к выходу формировател импульсов, а выход - ко входу «сброс многоразр дного счетчика, и группу логических схем совпадени , схем задержки счетчика, отличающеес тем, что, с целью повышени надежности и уменьщени времени подготовки к работе, в него введены дополнительные схемь совпадени , схема, определ юща режим работы устройства , интегратор з и триггеры, причем одни входы логических схем соединены с выходами многоразр дного счетчика, а другие входы логических схем - с выходом фор.мировател импульсов, логических схем соединены со входами группы логических схем и первыми входами дополнительных схем совпадени , вторые входы которых подсоединены к выходу схемы, опреде.:1 ющей режим работы устройства, выходы дополнительных схем совпадени соеди11ены со входами интеграторов, выходы которых подсоединены , к соотБетствующ1.1 входам группы логических схе.м. Источники информации, прин тые во вннмание при экспертизе 1.За вка .Л 2006773/18-24, кл. G 11 в 75/00, 1974, по которой прин то решение о выдаче авторского свидетельства. The device includes a counter 1, circuit 2 depressing. logical (skpe circuits 3-8, pulsed at a certain counter content, coincidence circuit 9, integrator 10, trigger 11, coincidence circuit 12, assembly circuit 13, coincidence circuit 14, assembly circuit 15, coincidence circuit 16, integrator 17, trigger 18, a match circuit 19, an assembly circuit 20, a match circuit 21, an assembly circuit 22, a delay circuit 23, an assembly circuit 24, a match circuit 25, 26, a delay circuit 27, a counter 28, a coincidence circuit 29 and 30. At the bottom of the logic circuit Tables 3–8 show the values of the contents of counter 1, at which a given logic circuit issues a pulse. 2, and the signal from which information is extracted is shown. This signal corresponds to the rapid movement of the carrier: 8 conventional units corresponds to the duration T "of the three-frequency signal; 12-1.5 T; 16-2 T. In Fig. 2.6 - pulses at the output of the assembly circuit 24 of Fig. 1; in Fig. 2, c — the pulses at the output of the assembly circuit 22 of Fig. 1. In Fig. 2, d is the signal from which information is extracted. This signal corresponds to the slow movement of the carrier, here 13 conditional units correspond to T; 18-1.5 T; 24-2 T. In FIG. 2, d - pulses at the output of the assembly circuit 24 of FIG. one; in fig. 2, e - pulses at the output of the assembly circuit 22 of FIG. 1. In FIG. Figure 3 shows one of the logic circuits that give a pulse in a certain state of counter 1. Here I-III are coincidence circuits, issuing pulses corresponding to the contents of the counter; IV - assembly. The device works in the following way. The counting input of the counter 1 receives pulses whose frequency is greater than the frequency of the reproduced pulses (Fig. 2, a and d). The input “reset of the counter 1” through the delay circuit 2 receives narrow pulses generated along the leading edges of the voltage drops of FIG. 2, a, d. The output signals of the counter, corresponding to its current content, are fed to the inputs of logic circuits 3-8. The other inputs of these logic circuits receive pulses generated along the leading edges of voltage drops (Fig. 2, a, d). Thus, one of the logic circuits 3-8 generates a pulse at the beginning of a drop corresponding to the duration of the previous voltage drop of the reproduced signal. Logic circuit 3 generates a pulse when the duration of the previous differential (and with the contents of counter 1) equal to 19-24 periods of pulses at the input of counter 1, logic circuit 4 — with a duration equal to 16–18, logic circuit 5 — with a duration of 14-15, logic circuits, respectively, with durations of 12-13, 10-11, 8-9. Before the start of the information zone, usually the pulses of a continuous sequence of zeros are recorded on the media. If the speed of movement of the carrier is such that the duration of the differential of the reproduced signal is 8-9 cycles of the frequency of the pulses at the input of counter 1, then the circuit 8 outputs pulses after the end of each differential of such a duration. These pulses, passed through the coincidence circuit 9, are fed to the input of the integrator 10, which grants permission to install trigger 11 after a certain number of pulses have arrived at the integrator input. The trigger signals 11 allow the passage of pulses from the output of logic circuit 6 through the coincidence circuit 12, and from its output to the input of an assembly circuit 13 which pulses when the duration of the previous differential corresponding to 1.5 T. The output signals of trigger 11 also allow the passage of pulses the output of logic circuit 4 through the coincidence circuit 14 and the assembly 15. These pulses correspond to the duration 2 T of the previous differential of the reproduced signal. Thus, if the trigger 11 is set to one, then the differences of the reproduced signal with a duration of 8-9 periods corresponds to the duration T; 12-15 - duration 1.5 T; 16-18 periods - duration 2 T. If the duration of the continuous sequence of zeros drops recorded before the information zone is 12-13 pulse periods at the counter input, 1, then the pulses from the output of circuit 6, passed through the coincidence circuit 16, provide the output the integrator 17 and the trigger 18 is set to one. In this m. Coincidence circuit 19, the passage of pulses from the output of circuit 6 through the coincidence circuit 19 to the input of assembly 20, the co-operation circuit 21 permits the passage of pulses from the output of logic circuit 4 to the input of assembly 13. If trigger is set to one, 18 then the differences of the reproduced signal with a duration of 12-13 periods correspond to the duration T; 16-18 - duration 1.5 T; 19-24 - duration 2 T. If none of the triggers 11 and 18 is set to one, then differences of duration 10-11 correspond to the duration T of the reproduced signal (the corresponding pulses come from the output of logic circuit 7 to the input of the assembly circuit 20) , drops with a duration of 14-15 correspond to a duration of 1.5 T (the corresponding impulses come from the output of logic circuits 5 to the input of the assembly circuit 13), drops with a duration of 19-24 are 2 T (the corresponding impulses come from the output of the logic circuit 3 to the input of the assembly circuit one five). The differences of the reproduced signal with a duration of 2 T correspond to the information “01. This information is extracted by applying pulses from the output of the circuit 15 to the input of the circuit 22, at the output of which a pulse appears that corresponds to "On information." The pulses from the output of the circuit 15 are fed through a delay circuit 23 to the input of the circuit of the assembly 24, at the output of which a pulse appears corresponding to "1 information. A difference of 1.5 T in duration of the reproduced signal, if it was preceded by “1 information, corresponds to zero, information. The selection of "O in this case is carried out as follows. A pulse from the output of the assembly 13, supplied to the circuits 25, 26 and delay 27, appears at the output of the circuit 25 and at the output of the circuit 22. The pulse from the output of the delay circuit 27 switches the counter 28 to a state where the next pulse from the output of the circuit 13, corresponding to “formac” “01, is fed through the circuit 26 to the input of the circuit 15 and then to the input of the circuit 22 and through the delay circuit 23 to the input of the circuit 24. The differences by the duration T correspond to the information“ O or 1 ”depending on the parity of the number of differences 1.5 T before the drop of T. If the amount of repa 1.5 T is even, then the pulses following the last drop of 1.5 T, corresponding to drops of T, correspond to “About information and come from the output of circuit 20 through circuit 29 to the input of assembly circuit 22. If the number of drops of 1.5 T is odd, the pulses following the last drop of 1.5 T, corresponding to the drops, correspond to the information “and come from the output of the circuit 20 through the circuit 30 to the input of the circuit of the assembly 24. FIG. 3 shows in more detail logic circuit 3 (FIG. D), which generates a pulse with the contents of counter 1 equal to 19, 20, 21, 22, 23 or 24. Formula of the invention Information extraction device containing a multi-digit counter, pulsed logic circuits with a certain content of the counter, a delay circuit, the input of which is connected to the output of the pulse former, and the output to the reset input of a multi-bit counter, and a group of matching logic circuits, counter delay circuits, characterized in that, in order to increase reliability and decrease Preparations for operation, additional coincidence circuits were added to it, a circuit defining the device operation mode, an integrator C and triggers, with one inputs of logic circuits connected to the outputs of a multi-discharge counter, and other inputs of logic circuits, logic circuits are connected to the inputs of a group of logic circuits and the first inputs of additional matching circuits, the second inputs of which are connected to the output of the circuit, defined: 1, the operating mode of the device, the outputs of additional matching circuits and 11en with the inputs of the integrators, the outputs of which are connected, to the corresponding 1.1 inputs of a group of logic circuits. Sources of information received during examination at examination 1. Forward. L 2006773 / 18-24, cl. G 11 in 75/00, 1974, on which the decision to issue an author's certificate was made.
2.Патент США Д 3414894, кл. 340--174.1, 1968.2. US patent D 3414894, cl. 340--174.1, 1968.