SU655079A1 - Компенсатор межсимвольных искажений - Google Patents
Компенсатор межсимвольных искаженийInfo
- Publication number
- SU655079A1 SU655079A1 SU772490491A SU2490491A SU655079A1 SU 655079 A1 SU655079 A1 SU 655079A1 SU 772490491 A SU772490491 A SU 772490491A SU 2490491 A SU2490491 A SU 2490491A SU 655079 A1 SU655079 A1 SU 655079A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- demodulator
- switch
- unit
- Prior art date
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
гим входом третьего коммутатора, выходы которого соединены с соответствующими входами через регистр сдвига.
На чертеже приведена функциональна электрическа схема предложенного компенсатора .
Компенсатор межсимвольных искажений содержит блоки 1 выделени слагаемых интерференционной помехи, первые входы которых соединены с выходом первого блока 2 вычитани , а вторые входы - с выходами регистра 3 сдвига, причем один вход первого блока 2 вычитани соединен с выходом второго блока 4 вычитани , соединенного с входом демодул тора 5, а другой вход - с выходом блока 6 выделени нулевой составл ющей входного сигнала, дополнительный демодул тор 7, блок 8 анализа , три коммутатора 9-11 и регистр 12 сдвига переменной длины последовательности , причем выходы блоков 1 выделени слагаемых интерференционной помехи объединены и соединены с входом второго блока 4 вычитани , первый выход демодул тора 5 соединен с одним входом блока 8 анализа, другой вход которого соединен с выходом дополнительного демодул тора 7, соединенного с первым входом регистра 12 сдвига переменной длины последовательности и первым входом первого коммутатора 9, второй и третий входы которого соединены соответственно с вторым выходом демодул тора 5, соединенным с первым входом второго коммутатора 10, и выходом блока 8 анализа, соединенным с вторым входом второго коммутатора 10, одним входом третьего коммутатора 11 и вторым входом регистра 12 сдвига переменной длины последовательности , выход которого соединен с третьим входом второго коммутатора 10, выход которого соединен с первым входом блока 6 выделени нулевой составл ющей входного сигнала, второй вход которого соединен с выходом первого блока 2 вычитани , соединенного с входом дополнительного демодул тора 7, причем выход первого коммутатора 9 соединен с другим входом третьего коммутатора 11, выходы которого соединены с соответствующими входами через регистр 3 сдвига.
Компенсатор работает следующим образом .
Входной сигнал поступает на второй блок 4 вычитани , где из него устран етс интерференционна составл юща . Результирующий сигнал детектируетс демодул тором 5. Слагаемые интерференционной помехи выдел ютс в блоках 1 выделени слагаемых интерференционной помехи. Остаточный сигнал образуетс после вычитани в первом блоке 2 вычитани из скомпенсированного сигнала нулевой составл ющей, выдел емой блоком 6 выделени нулевой составл ющей входного сигнала.
При по влении в структуре входного сигнала опережающей составл ющей она беспреп тственно проходит первый 2 и второй 4 блоки вычитани . На входе дополнительного демодул тора 7 ее уровень превыщает уровни нескомпенсированных остатков всех остальных составл ющих. Поэтому на выходе дополнительного демодул тора 7 по витс дискретна последовательность, вл юща с копией последовательности на
выходе демодул тора 5 и опережающа ее на некоторое число тактов. В блоке 8 анализа производитс сопоставление уровней входных сигналов демодул тора 5, дополнительного демодул тора 7 и их выходных
последовательностей дл обнаружени составл ющей и определени ее временного сдвига относительно Яулевой составл ющей . После этого компенсатор межсимвольных искажений позвол ет без перерыва в
приеме выделить нулевой отсчет входного сигнала и перестроить демодул тор 5 дл работы от опережающей составл ющей.
С этой целью в блоке 8 анализа вырабатываетс сигнал управлени , по которому регистр 3 сдвига и блок 6 выделени нулевой составл ющей входного сигнала подключаютс к выходу дополнительного демодул тора 7. Разр ды регистра 3 сдвига соединены друг с другом так, что они образуют разомкнутое кольцо. С помощью третьего коммутатора И осуществл етс перенос места размыкани кольца, т. е. начала и конца регистра 3 сдвига. При поступлении в третий коммутатор 11 сигнала
управлени место размыкани переноситс на столько разр дов назад, на сколько тактов выходна последовательность дополнительного демодул тора 7 опережает последовательность демодул тора 5. Тем самым
обеспечиваетс выделение нулевой составл ющей и компенсаци запаздывающей составл ющей .
После того, как на входе демодул тора 5 в результате вычитани вторым блоком 4
вычитани нулевой составл ющей останетс только опережающа составл юща , на выходе этого демодул тора по витс информационна последовательность, аналогична последовательности на выходе дополнительного демодул тора 7. Блок 8 анализа определ ет заверщение процесса перестройки устройства на опережающую составл ющую и формирует сигнал обратного переключени первого 9 и второго 10 коммутаторов , т. е. подключени блока 6 выделени нулевой составл ющей входного сигнала и регистра 3 сдвига к демодул тору 5. При этом нулева составл юща компенсирует ранее существовавщий на входе дополнительного демодул тора 7 сигнал.
Таким образом, использование предложенного компенсатора позвол ет повысить эффективность борьбы с межсимвольными искажени ми дискретной информации в каналах с переменными параметрами. Тем самым увеличиваетс пропускна способность этих каналов, улучшаетс качество передачи информации. Кроме того, по вл етс возможность упростить оборудование, используемое дл контрол канала св зи.
Claims (1)
- Формула изобретениКомпенсатор межсимвольных искажений, содержащий блоки выделени слагаемых интерференционной помехи, первые входы которых соединены с выходом первого блока вычитани , а вторые входы - с выходами регистра сдвига, причем один вход первого блока вычитани соединен с выходом второго блока вычитани , соединенного с входом демодул тора, а другой вход - с выходом блока выделени нулевой составл ющей входного сигнала, отличающийс тем, что, с целью повыщени помехозащищенности , в него введены дополнительный демодул тор, блок анализа, три коммутатора и регистр сдвига переменной длины последовательности, причем выходы блоков выделени слагаемых интерференционной помехи объединены и соединены с входом второго блока вычитани , первый выход демодул тора соединен с одним входом блока анализа, другой вход которого соединен с выходом дополнительного демодул тора, соединенного с первым входом регистра сдвига переменной длины последовательности и первым входом первого коммутатора, второй и третий входы которого соединены соответственно с вторым выходом демодул тора, соединенным с первым входом второго коммутатора, и выходом блока анализа, соединенным с вторым входом второго коммутатора, одним входом третьего коммутатора и вторым входом регистра сдвига переменной длины последовательности, выход которого соединен с третьим входом второго коммутатора,выход которого соединен с первым входом блока выделени нулевой составл ющей входного сигнала, второй вход которого соединен с выходом первого блока вычитани , соединенного с входом дополнительного демодул тора, причем выход первого коммутатора соединен с другим входом третьего коммутатора, выходы которого соединены с соответствующими входами через регистр сдвига.Источники информации,прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 517168, кл. Н 04В 1/12, 1975.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772490491A SU655079A1 (ru) | 1977-06-01 | 1977-06-01 | Компенсатор межсимвольных искажений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772490491A SU655079A1 (ru) | 1977-06-01 | 1977-06-01 | Компенсатор межсимвольных искажений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU655079A1 true SU655079A1 (ru) | 1979-03-30 |
Family
ID=20710888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772490491A SU655079A1 (ru) | 1977-06-01 | 1977-06-01 | Компенсатор межсимвольных искажений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU655079A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700457A (zh) * | 2016-02-23 | 2016-06-22 | 上海昂泰兰捷尔信息科技股份有限公司 | 一种智能控制和自动监测短波通信网遥控线的方法 |
-
1977
- 1977-06-01 SU SU772490491A patent/SU655079A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700457A (zh) * | 2016-02-23 | 2016-06-22 | 上海昂泰兰捷尔信息科技股份有限公司 | 一种智能控制和自动监测短波通信网遥控线的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU655079A1 (ru) | Компенсатор межсимвольных искажений | |
US2554112A (en) | Multiplex transmission system by means of electrical impulses | |
Welford | An apparatus for use in studying serial performance | |
SU731600A1 (ru) | Подавитель сосредоточенных помех | |
US2529471A (en) | Marking arrangement for final selector switches | |
SU1525636A1 (ru) | Логический пробник | |
SU498744A1 (ru) | Устройство дискретно-весового сложени сигналов разнесенных каналов св зи | |
SU849548A1 (ru) | Приемник тонального вызова | |
JPS5446445A (en) | Assignment system for function mode of electronic cash register | |
SU651499A2 (ru) | Устройство автоматической коммутации | |
SU801273A1 (ru) | Устройство дл измерени оста-ТОчНОгО зАТуХАНи B зАН ТыХТЕлЕфОННыХ КАНАлАХ | |
DE3785137D1 (de) | Impulsformer. | |
SU502514A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU746572A1 (ru) | Устройство дл вычитани импульсных последовательностей | |
SU911587A1 (ru) | Многоканальное бесконтактное токосъемное устройство | |
US2477241A (en) | Remote-control system | |
SU661396A1 (ru) | Устройство определени фазы импульса дл дискретных систем св зи | |
SU590866A2 (ru) | Устройство дл автоматического выбора скорости приемного приемного факсимильного аппарата | |
SU869073A2 (ru) | Устройство выделени телеграфных каналов из вторично уплотненных телефонных каналов | |
SU1518925A1 (ru) | Устройство дл выделени сигналов с мен ющимс уровнем | |
SU1709555A2 (ru) | Двумерный адаптивный восстанавливающий фильтр | |
SU896785A2 (ru) | Усредн ющее устройство с блокировкой дл фазировани дискретной информации | |
SU392516A1 (ru) | Взаимно-корреляционный анализатор спектра | |
SU732925A1 (ru) | Устройство дл распознавани образов | |
SU750667A1 (ru) | Устройство дл контрол вентильных двигателей |