SU652731A1

SU652731A1 - Устройство дл строчной синхронизации

Info

Publication number: SU652731A1
Application number: SU762425728A
Authority: SU
Inventors: Евгений Николаевич Дикарев; Андрей Андреевич Чистяков
Original assignee: Предприятие П/Я А-7306
Priority date: 1976-11-29
Filing date: 1976-11-29
Publication date: 1979-03-15

Description

1

Изобретение относитс к телевизион-. ной тезшийе и предназначено дл исподь зовани в телевизионных устройствах cHHxpoHHaaiiHH, в частности в телевизион ных приемниках и синхрогёнераторах.

Известно устройство дл строчной синхронизации, содержащее задающий генератор , выход которого подключен к входу блока вычитани , счетчик, первый выход которого Подключен к первому вхо ду фазового детектора 1J . В этом устройстве необходимо обеспечить высокую частоту переключени счетчика, примерно равную 12О МГц. Такую скорость переключени трудно обеспечить без применени свррхбы стродействующих интегральных схем, что вл етс сувцесТ. венным недостатком. Кроме того, это устройство не защищено от импульсных помех, вызванных наличием врезок в кадровых синхроимпульсах и выбросов в телевизионном сигнале.

Целью, изобретени вл етс упрощение устройства за счет исключен 1 сверхбыстродействующих логических элементов путем четырехкратного уменьшени частоты переключени счетчика при одновременном сохранении свойства фиксации номинальной строчной частоты выходных импульсов во врем пропадани входного сигнала и повышение помехозащищенности от воздействи импульсных помех.

Дл этого в устройство дл строчной синз ронизашга, содержащее задающий генератор, выход которого подключен к входу блока вычитани , счетчик, первый выход которого подключен к первому входу фазового детектора, введены Т-триггер и последовательно соединенные формирователь импульса, ин- вертор, RS -триггер и логический элемент 2И-2ИЛИ-НЁ. Причем к второму входу последнего подключен выход формировател импульса, к третьему входу - выход Т-триггера, установочный вход которого соединен с вторым выхоцом триггера , а четвертый вход логическопэ

элемента 2И-2ИЛИ-НЕ подключен н счетному входу Т триггера и к второму выходу счетчика, третий выход которого соединен с вторым входом RS -триггера , выход логического элемента 2И 2ИЛИ-НЕ подключен к второму входу фазового детектора, второй вход блока вычитани подключен к выходу фазового детектора, а выход блока вычитани К входу счетчика.

На чертеже изображена структурна влектрическа схема устройства дл стро ной синхронизации, которое содержит -формирователь импульса 1,инвертор 2, R5 «триггер 3, Т-триггер 4, логический элемент 2И-2И71И-НЁ 5, фазовый детектор 6, блок вычитани 7, задающий генератор 8, счетчик 9.

Счетчик 9, фазовый детектор 6, задающий генератор 8 и блок вычитани 7 образуют двухпозиаионную релейную .цифровую систему синхронизации. Минимальное врем между моментами по вле ки импульсов нд входе счетчика в этой системе определ етс соотношением

At S Tp,jn . При заданном размахе колебаний временного положени импульсов на выходе устройства строчной синхронизации А& 3 30 НС, при этом макст«1альна частота переключени счеч чика составл ет приблизительно ЗОМГп, т, е. в четыре раза меньше, чем в известном уст йстве синхронизации.

Дл сохранени свойства фиксации номинальной частоты выходных импульсов во врем пропадани входного сигнала , утрачиваемого при переходе к двухпозишюнной цифровой системе синхронизации , и обеспечени защиты от импульсных помех на вход логического элемента 2И-2ИЛИ-НЕ 5 и на вход инвертора 2 поступают укороченные импульсы , представл ющие собой отметки временного положени передних фронтов импульсов положительной телевизионной синхросмеси. При этом нар ду с истинными отметками временного положени строчных С1шхроимпупьсов возможно по вление ложных отметок, вызваннь1х воздействием импульсных помех и кадровых врезок.

Уменьшение воздействи импульсных помехдостигаетс тем, что логический элемент 2И-2ИЛИ-НЕ открыт дл прохождени временных отметок входных импульсов только на коротком интервале времени, соответствующем наличию еданичного уровн в стробирующем сигнале

который вырабатываетс F 5-триггером 3, В такое единичное состо ние -триггер переводитс импульсом с , опережающего выхода счетчика 9, а затем сбрасываетс в нулевое состо ние первым прищедшим на вход укороченным строчным синхроимпульсом. Благодар существующей задержке интегральных схем этот укороченный синхроимпульс

успевает пройти на выход логического элемента 2И-2ИЛИ-НЕ, в то как на следующем за ним интервале времени , вплоть до прихода нового импульса с опережающего выхода счетчика, логиЧеский элемент 2 И-2ИЛИ-1Ш закрыт дл прохождени любых импульсов.

В случае пропадани входных синхроимпульсов на инверсном выходе f(S -триггера 3 по вл етс нулевой сигнал достаточной длительности и Т-триггер 4 начинает вырабатывать сигнал полустроч- кой частоты. Благодар этому на выходе логического элемента 2И-2ИЛИ-НЕ5 .по вл ютс инвертированные импульсы с запаздьгеающего выхода счетчика, действующие с полустрочной частотой, которые поступают на вход фазового детек.тора 6. Так как при по шлении на входе фазового детектора импульса с запаздывающего выхода счетчика 9 цифрова двухпозиционна система синхронизации вьфабатывает выходные импульсы с максимальным периодом, а при отсутствии импульсов на входе фазового детектора 6 она вырабатьтает импульсы с мини- мальным периодом, то по вление импульсов полустрочной частоты с запаздывающего выхода счетчика приводит к коммутации периода импульсов от строки к стрвке на выходе устройства. При этом средний период выходного сигнала со счетчика 9 остаетс равен номинальному , f. е. сохран етс свойство ф пссацнн номинальной частоты при-пропадаюта входКОГО сигнала.

Claims

Формула изобретени

Устройство дл строчной синхронизации , содержащее задающий генератор, выход которого подключен к входу блока вычитани , счетчик, первый выход которого подключен к первому входу фазового детектора, отличающеес тем что, с целью упрощени устройства за счет исключени сверхбыстродейсг ук щих логических элементов и повышени 56 помехозащищенности , в нетю ввепены Т-триггер и последовательно соединенные формирователь импульса, инвертор, RS триггер и логический элемент 2И 2ИЛИНЕ , к второму входу которого подключен вьрсол форкгаровател импульса, к третьему входу - выход Т-трйггера, установочный вход которого соединен с вторым выходом RS -триггера, а четвертый вход логического; элемента 2И-2ИЛИ-НЕ подключен к счетному входу Т-триггера и к второму выходу счетчика, третий вы1 ход которого соединен с вторым входом RS-триггера, причем выход логи 1еского элемента 2И-2ИЛИ-НЕ подключен к второму входу фазового детектора, второй вход блока вычитани подключен к выходу фазового детектора, а выход блока вычитани - к входу счетчика. Источники информашга, прин тые во внимание при экспертизе 1. Шл поберский В. И. Основы техники передачи дискретных сообщений М-. Св зь, 1973, с. 258-260.