ного распределител в точках, отображенных на фиг. 1. В основу предлагаемого устройства положено свойство вы влени наличи перехода нул в единицу или единицы в нуль за врем длительности входной кодовой при считывании кодовой комбинации с. выхода распределител 2, на входы которого поступают кодовые комбинации сообщени , предварительно преобразованные на входном регистре / в двухуровневые сигналы . При этом единичные посылки на входах распределител будут иметь переход единицы в нуль, а нулевые - переход нул в единицу (см. позидию Б временной диаграммы ). Устройство работает следующим образом . Каждый раз перед проведением контрол элементы пам ти распределител 2, сдвигового регистра 4 и триггера 6 устанавливаютс в состо ние логического нул при поступлении сигнала на вход ,10 сброса. При этом только в 1-ый разр д сдвигового регистра записываетс логическа единица, а остальные разр ды устанавливаютс в нуль. При отсутствии отказов и сбоев в элементах пам ти распределител (раздел I временной диаграммы) с его выхода на каждом временном интервале, равном длительности входной кодовой посылки, по витс двухуровневый сигнал с переходом единицы в нуль или нул в единицу. На выходе формировател 5 по вл ютс импульсы, определ ющие наличие перехода нул в единицу или единицы в нуль при считывании с элементов пам ти каждого , разр да распределител 2 (позици Г временной диаграммы). При этом импульсы с формировател 5 будут запрещающими дл элемента 8. Следовательно, тактовые импульсы с выхода триггера 7 не поступ т на вход триггера 6, который будет находитьс в исходном состо нии (состо нии логического нул ) в течение всего времен и считывани кодовой комбинации, что означает отсутствие ошибки в каждом цикле считывани (см. позиции Г, Д, Е, 3 временной диаграммы). В состо нии логического нул сигнал с ыхода триггера 6 вл етс разрешающикг дл элемента 9 запрета. Поэтому тактовые импульсы, поступа с выхода счетного триггера 7 через элемент 6 на вход регистра 4 сдвига, будут переписывать логическую единицу, записанную при начальной установке в его 1-й разр д, в последующие разрйды .при каждом цикле считывани кодовой комбинации с распределител 2. В блоке 3 индикации при отсутствии отказов и сбоев в элементах пам ти распределител 2 будет наблюдатьс мерцание элементов индикации, так как с выходов сдвигового регистра 4, в каждом цикле считывани поступает импульс, длительность которого равна длительности входной кодовой посылки распределител 2 (позиции И, Ki, KZ, Кг, Kt временной диаграммы ). При по влении сбо элементов пам ти, например в 4-м разр де распределител (раздел II временной диаграммы), уже в 1-м цикле считывани кодовой комбинации, поступившей на входы распределител , будет отсутствовать двухуровневый сигнал на его выходе (позици В временной диаграммы ). В этом случае с выхода формировател 5 не будут выдаватьс запрещающие импульсы и тактовые импульсы с выхода триггера 7 через элемеит 8 запрета поступ т на вход триггера 6, и первый же импульс перебросит его в со сто ние логической единицы (позиции В, Г, Д, Е, 3 временной диаграммы). Так к:ак сигнал логической единицы с выхода триггера 6 вл етс сигналом «ошибка, а также запрещающим сигналом дл элемента 6, то тактовые импульсы с выхода триггера 7 через элемент 6 не поступ т на вход сдвигового регистра 4 и логическа единица, записанна в 1-м его разр де, не будет переписыватьс в последующие разр ды сдвигового регистра 9 (позиции И, К4 временной диаграммы). Поэтому в блоке 3 индикации будут индицированы элемент «отказ и элемент «отказ 4 разр да. При повторном проведении контрол распределител 2 индикаци элемента «отказ 4 разр да наблюдатьс не будет (раздел III временной диаграммы), поскольку ранее имел место сбой. При наличии устойчивого отказа, например в 1-м разр де распределител 2, будет-иметь место локализаци неисправности в 1-м разр де, как в текущем диагностическом процессе, так и в последующем (разделы III и IV временной диаграммы). В этом случае устройство работает аиалогичио описанному выше. В результате на выходе распределител двухуровневый сиг-, нал будет отсутствовать в 4-м цикле считывани и на выходе элемента 8 в этом цикле по витс тактовый импульс, поступивший с выхода триггера 7 (позиции В, Г, Е, 3 вре-. менной диаграммы), который перебрасывает триггер 6 в состо ние логической единицы . Поступление тактовых импульсов на вход сдвигового регистра 4 через элемент 6 прекращаетс и продвижение в нем логической единицы завершаетс на 4-м разр де. В блоке 3 посто нно индицируютс элемент «отказ и элемент «отказ 1 разр да. Повторение диагностического процесса, как следует из раздела IV временной диаграммы , дает также локализацию отказа в 1-м разр де передающего распределител 2. Следовательно, в данном разр де распределител 2 имеет место устойчивый отказ. Таким образом, устройство обеспечивает локализацию неисправностей элементов пам ти распределител в режиме обработкиdistributor at the points shown in FIG. 1. The proposed device is based on the property of detecting the presence of a zero-to-one or one-to-zero transition over the duration of the input code when reading code combination c. the output of the distributor 2, the inputs of which receive the message code combinations previously converted to the input register / into two-level signals. In this case, the single premises at the inputs of the distributor will have a one-to-zero transition, and zero ones - one-to-one transition (see Positium B in the time diagram). The device works as follows. Each time before the control, the memory elements of the distributor 2, the shift register 4 and the trigger 6 are set to a logic zero state when a signal arrives at the input, 10, of reset. In this case, only in the 1st bit of the shift register a logical unit is written, and the remaining bits are set to zero. In the absence of failures and failures in the memory elements of the distributor (section I of the time diagram), a two-level signal with a unit-to-zero or one-to-one transition occurs at each time interval equal to the duration of the input code sequence. At the output of the imaging unit 5, pulses appear that determine the presence of a zero-to-one or one-to-zero transition when reading from the memory elements of each one, the discharge of the distributor 2 (position G of the time diagram). In this case, the pulses from the imaging unit 5 will prohibit the element 8. Consequently, the clock pulses from the output of the trigger 7 are not fed to the input of the trigger 6, which will remain in the initial state (the logical zero state) for the entire time and read the code combination, which means that there is no error in each reading cycle (see positions D, D, E, 3 timing diagrams). In the logical zero state, the signal from the output of the trigger 6 is enabling for the prohibition element 9. Therefore, the clock pulses coming from the output of the counting trigger 7 through element 6 to the input of the shift register 4 will rewrite the logical unit recorded during the initial setup in its 1st bit into subsequent bits during each read cycle of the code combination from the distributor 2. In display unit 3, in the absence of failures and failures in the memory elements of the distributor 2, the display elements will flicker, since from the outputs of the shift register 4, a pulse is received in each read cycle, the duration of which is equal to the duration The input code parcel of the distributor 2 (position And, Ki, KZ, Kg, Kt timing diagram). When a memory element appears, for example, in the 4th distributor category (section II of the timing diagram), already in the 1st reading cycle of the code combination received at the inputs of the distributor, there will be no two-level signal at its output (position B of the timing diagram ). In this case, prohibiting pulses and clock pulses from the output of trigger 7 will not be output from the generator 5 through the prohibition element 8 to the input of trigger 6, and the first pulse will transfer it to the logical unit (positions C, D, D, E, 3 time diagrams). So to: a signal of a logical unit from the output of trigger 6 is an error signal, as well as a prohibitory signal for element 6, then the clock pulses from the output of trigger 7 through element 6 are not fed to the input of the shift register 4 and the logical unit recorded in 1 its bit will not be rewritten into the subsequent bits of the shift register 9 (positions, K4 of the time diagram). Therefore, in block 3 of the display, the element “failure and element“ failure 4 bits will be displayed. When the distributor 2 monitoring is repeated, the indication of the element 4 failure of 4 bits will not be observed (section III of the time chart), as there was a failure earlier. If there is a persistent failure, for example, in the 1st rank of the distributor 2, there will be a localization of the malfunction in the 1st rank, both in the current diagnostic process and in the subsequent (sections III and IV of the timeline). In this case, the device operates as described above. As a result, at the output of the distributor a two-level signal, the signal will be absent in the 4th read cycle and at the output of element 8, a clock pulse from the output of trigger 7 (positions C, D, E, 3 of the time diagram ), which pushes trigger 6 into the state of logical one. The arrival of the clock pulses at the input of the shift register 4 through the element 6 is stopped and the progress of the logical unit in it is completed at the 4th rank. In block 3, the element "failure and element" failure of 1 bit is constantly displayed. The repetition of the diagnostic process, as follows from Section IV of the timeline, also gives the localization of the failure in the 1st level of the transmitting distributor 2. Therefore, in this category of the distributor 2, there is a steady failure. Thus, the device provides localization of faults of the distributor memory elements in the processing mode.