SU643842A1 - Parameter tolerance checking device - Google Patents
Parameter tolerance checking deviceInfo
- Publication number
- SU643842A1 SU643842A1 SU762405084A SU2405084A SU643842A1 SU 643842 A1 SU643842 A1 SU 643842A1 SU 762405084 A SU762405084 A SU 762405084A SU 2405084 A SU2405084 A SU 2405084A SU 643842 A1 SU643842 A1 SU 643842A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- input
- tolerance
- zero
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ДОПУСКСВ.ОГО КОНТРОЛЯ ПАРАМЕТРОВ(54) DEVICE FOR ADMISSION OF THE CONTROL OF PARAMETERS
1one
Изобретение относитс к контрольно-измерительной технике и может быть испопьзсдааио при контроле дискретных устройств, в частности электронных вычислительных машин.The invention relates to instrumentation technology and can be used to control discrete devices, in particular electronic computers.
Иэвестньхе устройства дл допуск(шого контрол построены с использованием либо арифметических д, либо аналоговых 2j узлов. Это усложн ет устройства и снижает их надежность.Most known devices are for admission (these controls are constructed using either arithmetic gs or analog 2j nodes. This complicates the devices and reduces their reliability.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл допуск(ого контрол параметров , содержащее блок управлени , выходы которого соединены со входами входного коммутатора и через выходной коммутатор со входами блока индикации з.The closest in technical essence to the present invention is a device for admission (parameter control, containing a control unit, the outputs of which are connected to the inputs of the input switch and through the output switch to the inputs of the display unit h.
Недостатком этого устройства 5тл етс его сложность и низка надежность.A disadvantage of this device is its complexity and low reliability.
Цель изобретени - упрощение устройства и повышение его надежности достигаетс тем, что устройство содержит формирователи импульсов, элементы И, инвертор, триггеры и дешифраторы , выходы блока управлени соединены со входами первого триггера, единичный выход которого подключен к перкому входу первого элемента И, второй ВХОД которого через первый формирователь импульсс а соединен со входом инвертора и с выходом входного коммутатора , нулевой выход первого триггера через второй формирователь импульсовThe purpose of the invention is to simplify the device and increase its reliability by the fact that the device contains pulse shapers, AND elements, inverter, triggers and decoders, the outputs of the control unit are connected to the inputs of the first trigger, whose single output is connected to the first input of the first element, and the second INPUT through the first pulse shaper a connected to the input of the inverter and the output of the input switch, the zero output of the first trigger through the second pulse shaper
подключен к первому входу второго элемента И, второй вход и выход которого соединены соответственно с выходом инвертора и с единичным входом второго триггера, нулевой вход которого и нулевойconnected to the first input of the second element And, the second input and output of which are connected respectively to the output of the inverter and to the single input of the second trigger, the zero input of which is zero
вход третьего триггера подключены к выходу бл(жа управлени , первые входы первого и второго дешифраторов соединены с нулевым выходом третьего триггера , вторые входы первого и второгоthe input of the third trigger is connected to the output of the block (control, the first inputs of the first and second decoders are connected to the zero output of the third trigger, the second inputs of the first and second
дешифраторов подсоединены соответственно к единичному и нулевому выходам второго триггера, единичный вход третьего триггера соединен с выходомthe decoders are connected respectively to the unit and zero outputs of the second trigger, the unit input of the third trigger is connected to the output
ервого элемента И, а единичный выод третьего триггера и выходы дешифаторов подключены ко входам выходого коммутатора.The first element is And, and the single output of the third trigger and the outputs of the descramblers are connected to the inputs of the output switch.
На фиг.1 представлена блок-схема5Figure 1 presents the block diagram5
редложенного устройства; на фиг. 2 - ременные диаграммы работы устройста , соответствующие различным услоихгм контрол (в допуске, меньше доуска , больше допуска).Юproposed device; in fig. 2 - belt diagrams of operation of the device, corresponding to different conditions of control (in the admission, less dusk, more admission).
В состав бл{ж-схемы (см. фиг. 1) вход т блок управлени 1, источник контролируемых параметров 2, входной коммутатор 3, первый триггер 4, инвертор 5, первый 6 и второй 7 формиро- 15 ватели импульсов, первый 8 и второй 9 элементы И, третий 10,и второй 11 триггеры, первый 12 и второй 13 дешифраторы , блок логической-обработки 14, выходной коммутатор 15 и блок20The bl {w-circuit (see Fig. 1) includes a control unit 1, a source of monitored parameters 2, an input switch 3, a first trigger 4, an inverter 5, a first 6 and a second 7 pulse shaper, a first 8 and the second 9 elements are And, the third is 10, and the second is 11 triggers, the first is 12 and the second is 13 decoders, logical processing unit 14, output switch 15 and block 20
индикации 16.display 16.
На фиг. 2 обозначены нижн граница пол допуска - 17; верхн граница пол допуска - 18; единичный выход триггера 4 - 19; нулевой выход тригге- 25 ра 4-2О; выход входного коммутатора 21; выход инвертора 5-22; выход первого формировател импульсов 623; выход элемента И 8 - 24; единичный к нулевой выходы триггера 10-25, 30 26; выход фсфмировател импульсов 7-27; выход элемента И 9-28; единичный и нулевой выходы триггера 11-,29, 30; выходы дешифраторов 12 и 13-31, 32; Т, к -такт контрол параметра.35FIG. 2 marked the lower limit of the floor tolerance - 17; the upper limit of the floor tolerance - 18; single trigger output 4 - 19; zero output trigger 25-2O; the output of the input switch 21; inverter output 5-22; the output of the first pulse shaper 623; the output element And 8 - 24; single to zero trigger outputs 10–25, 30 26; output of the fmm pulse 7-27; output element And 9-28; single and zero trigger outputs 11-, 29, 30; the outputs of the decoders 12 and 13-31, 32; T, to -control parametre.35
Устройство (см. фиг. 1) работает следующим образом. Блок управлени 1 в такте, контрол 1 -того парамет{эа формирует yn-i равл юшие сигналы, по которым входной 0 коммутатор 3 подключает от источника контролируемых параметров 2 на вход блока логической обработки 14 контролируемый I -тый параметр, при этом выходной коммутатор 15 подключает45The device (see Fig. 1) works as follows. The control unit 1 is in tact, controlling the 1st parameter {generates the yn-i equilibrium signals by which the input 0 switch 3 connects from the source of monitored parameters 2 to the input of the logic processing unit 14 the controlled I -th parameter, and the output switch 15 connects45
соответствующие чейки пам ти блс са 16 дл индикации результатов контрол 1 - того параметра. В начале каждого такта контрол блок управлени 1 выдает управл ющий сигнал, устанавли- 50 ваюший в исходное (нулевое) состо ние триггеры 10 и 11. Затем блок управлени 1 выдает сигналы в виде вре , менных интервалов, характеризующие начало и конец пол допуска, на еди-55the corresponding memory cells of bloss 16 to indicate the results of monitoring a 1 - parameter. At the beginning of each control cycle, the control unit 1 outputs a control signal that sets the triggers 10 and 11 to the initial (zero) state. Then the control unit 1 outputs signals in the form of time intervals, characterizing the beginning and end of the tolerance field, one-55
ничный и нулевой входы триггера 4. На его выходах формируютс разнопол рные сигналы в виде временных интервалов.the main and zero inputs of the trigger 4. At its outputs, polarized signals are formed in the form of time intervals.
длительность которых пропориионал.ьН|а полю, допуска.the duration of which is proporional.n | a field, tolerance.
Временной интервал с единичного выхода триггера 4 поступает дл сравнени с контролируемым параметром на один из входов элемента И 8. На второй вход элемента И 8 поступает короткий импульс окончани параметра с формировател 6, на который с входного коммутатора 3 поступает временной |Интервал контролируемого параметра Одновременно временной интервал контролируемого параметра через инвертор 5 поступает дл сравнени с верхней границей пол допуска на один из вход(Ж элемента И 9. На второй вход элемента И 9 с нулевого выхода триггера 4 через формирователь 7 поступает кий импульс верхней границы пол допуска . Элемент И 8 осущес-гел ет сравнение временного положени пол дЪ- пуска с коротким импульсом (жончани параметра. .Если короткий импульс сжон- чани параметра пшадает во временной ийтервал, пропорциональный пошо дст1уск то на выходе элемента И 8 по вл етс короткий импульс, поступающий на единичный вход триггера 16 и уст навлибает его в едий чное состо1гаие. При aTWvi Hia едшшчном выходе триггера 10 формируетс положительный сигнал в допуске (см. фиг. 2а), который поступает на соответс пзующую чейку блока индикации 16 через вьгходной ио мутатор 15. Сигналы не в дсшуске (бошие дсэтуска, меньше допуска ), бпокируютс по входам дешифраторов 12 и 13, св занным с нулевым выходом триггера 10.The time interval from the unit output of the trigger 4 is supplied for comparison with the monitored parameter to one of the inputs of the element 8. The second input of the element 8 comes a short pulse of the end of the parameter from the generator 6, to which the input parameter 3 receives the time | Interval of the monitored parameter the interval of the monitored parameter through the inverter 5 is supplied for comparison with the upper limit of the tolerance field on one of the inputs (Ж of the element И 9. To the second input of the element И 9 from the zero output of the trigger 4) Without the shaper 7, the upper limit margin of the tolerance field comes in. Element I 8 compares the temporal position of the trigger field with a short pulse (the tone of the parameter.) If a short pulse of the parameter is pressed, the interval is proportional to the output signal A short pulse arrives at the output of element 8. It arrives at the single input of the trigger 16 and sets it to a single state. With aTWvi Hia and the output of the trigger 10, a positive signal is generated in the tolerance (see FIG. 2a), which arrives at the corresponding cell of the display unit 16 through an input mutator 15. The signals are not in a dash (higher datus, less tolerance), are proxied to the inputs of the decoders 12 and 13 associated with the zero output of trigger 10.
В случае, если короткий импульс окончани :контролируемого параметра не попадает во временной интервал, пропорциональный погао допуска, на выходе элемента И 8 сигнал отсутствует, и триггер 10 остаетс в нулевом состо нии .In the event that a short end pulse: the parameter being monitored does not fall into a time interval proportional to the tolerance time, the signal at the output of the And 8 element is absent, and the trigger 10 remains in the zero state.
При этом на единичном выходе триггера 1О сигнал в допускетакже отсутствует .In this case, at the single output of the trigger 1O, the signal in the tolerance is also absent.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762405084A SU643842A1 (en) | 1976-09-16 | 1976-09-16 | Parameter tolerance checking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762405084A SU643842A1 (en) | 1976-09-16 | 1976-09-16 | Parameter tolerance checking device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU643842A1 true SU643842A1 (en) | 1979-01-25 |
Family
ID=20677231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762405084A SU643842A1 (en) | 1976-09-16 | 1976-09-16 | Parameter tolerance checking device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU643842A1 (en) |
-
1976
- 1976-09-16 SU SU762405084A patent/SU643842A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6487476A (en) | Method and device for monitoring elevator elevating cage, door and operation sequence | |
SU643842A1 (en) | Parameter tolerance checking device | |
US4479262A (en) | Static audio-frequency control receiver | |
US3668652A (en) | Apparatus for controlling jumping operations for a program control equipped with stepping mechanism | |
JPS5663612A (en) | Controller with process fault diagnostic function | |
US4099129A (en) | Control pulse generator for the cyclical fault-free generation of an accurate sequence of control pulses | |
US3579118A (en) | Multiple mode frequency divider circuit | |
SU813431A2 (en) | Logic unit testing device | |
SU702493A1 (en) | Pulse pack former | |
SU545991A1 (en) | Device for automatic testing of relay structures | |
RU1824645C (en) | Device for indication | |
SU687420A1 (en) | Device for testing operability of a set of hard-to-get conductors which are not | |
SU1448401A1 (en) | Programmable pulser | |
SU565287A1 (en) | Discrete systems controlling device | |
RU1795494C (en) | Monitoring and signaling device | |
SU1083188A1 (en) | Random event arrival generator | |
SU1297215A1 (en) | Pulse discriminator | |
SU1195428A1 (en) | Device for generating pulse trains | |
SU622202A1 (en) | Code-converting arrangement | |
SU648953A1 (en) | Parameter monitoring arrangement | |
SU1442947A1 (en) | Device for monitoring the passing of pulses | |
SU525954A1 (en) | Device for determining the shortest path in the graph | |
SU452811A1 (en) | Device for determining the class of faults in relay structures | |
SU99294A1 (en) | Device for automatic control of a stepped voltage regulator | |
SU557511A1 (en) | Device to control the time parameters of dialers |