SU641841A1 - Устройство оптимального регенератора - Google Patents

Description

(54) УСТРОЙСТВО ОПТИМАЛЬНОГО РЕГЕНЕРАТОРА

Изобретение отноитс  к те.хнике св зи и может использоватьс  дл  передачи цифровой информации. По основному авт. св. ЛГ9 534160 известно устройство оптимального регенератора, с держащее последовательно соединенные узел согласовани  с линией св зи, усилитель, оптимальный фильтр обнаружени  двухуровневого сигнала на интервале двух соседних рабочих посылок, двухполупериодный выпр митель, узел выделени  частоты рабочих посылок, формирователь коротких импульсов, решающий узел, формирователь регенерированного сигнала, узел ввода сигнала в линию св зи, также формирователь напр жени  оптимального порога, соединенный с оптимальны.м фильтром обнаружени  двухуровневого сигнала на интервале двух соседних рабочих посылок, рещающим узлом и через узел автоматической регулировки усилени  с усилителем; один из выходов оптимального фильтра обнаружени  двухуровневого сигнала на интервале двух соседних рабочих посылок подключен к входу рещающего узла, двухполупериодный выпр митель соединение выходом формировател  напр жени  оптимального порога, .. формирователь регенерированного сигнала выполнен, например, в виде триггера раздельным запуском . Однако в известном устройстве не обеспечиваетс  контроль работы регенератора. Цель изобретени  - обеспечение контрол  работы регенератора путем обнаружени  ощибок при регенерации цифрового сигнала. Предлагаемое устройство отличаетс  от известного тем, что в него дополнительно введены два канала обнаружени  ощибок, каждый из которых состоит из последовательно соединенных линий задержки, триггера и элемента И, последовательно соединенные элемент ИЛИ, выходной триггер и индикатор ощибок, при этом каждый вы.ход рещающего узла подключен к входу линий задержки и к другому входу элемента И одного канала обнаружени  ощибок и к соответствующему входу триггера другого канала обнаружени  ошибок, причем выходы элементов И обоих каналов обнаружени  ощибок подключены соответственно к входам элемента ИЛИ. На чертеже изображена структурна  электрическа  схема предлагаемого устройства .

Устройство содержит последовательно соединенные узел I согласовани  с линией св зи, усилитель 2, онтимальный фильтр 3 обнаружени  двухуровневого сигнала на интервале двух соседних рабочих посылок, двухполупериодный выпр митель 4, узел 5 выделени  частоты рабочих носылок, формирователь 6 коротких импульсов, рен1аюш ,ий узел 7, формирователь 8 регенерированного сигнала, выполненный в виде триггера с раздельным запуском, узел 9 ввода сигнала в линию св зи, формирователь 10 напр жени  оптимального порога, соединенный с оптимальным фильтром 3,решающим узлом 7, двухполупериодным выпр мителем 4 и через узел 11 автоматической регулировки усилени  с усилителем 2. Один из выходов оптимального фильтра 3 подключен к входу решаюш.его узла 7. Устройство содержит также два канала обнаружени  опшбок, каждый из которых состоит из последовательно соединенных линии 17 задержки, триггера 13 и элемента И 14, и последовательно соединенные элемент или 15, выходной триггер 16 и индикатор ИЛИ 15, выходной триггер 16 и индикатор щего узла 7 подключен к входу линии 12 задержки и к другому входу элемента И 14 одного канала обнаружени  ошибок и к соответствуюш.ему входу триггера 13 другого канала обнаружени  ошибок, причем выходы элементов И 14 обоих каналов обнаружени  ошибок подключены соответственно к входам элемента ИЛИ 15.

Устройство работает следующим образом .

Сигнал, прошедший по линии св зи, узлом 1 согласовани  согласуетс  с усилителем 2. Усилительный сигнал подаетс  на оптимальный фильтр 3. После оптимальной обработки сигнал поступает в решаюни1Й узел 7, в котором на границах рабочих носылок нрини.маютс  решени  по каждой но .ч рности, это рещение о положительной пол рности переводит формирователь 8 в состо ние .максимального выходного напр жени , а прин тие рещени  об отрицательном сигнале устанавливает минимальный выходной уровень. Сформированный сигнал управл ет соответствующими параметрами узла 9 ввода сигнала в линию св зи.

После оптимальной фильтрации и нелинейного преобразовани  прин того сигнала в двухполупериодном выпр мителе 4 узлом, 5 выделени  выдел етс  частота рабочих носылок . С ее но.мощью фор.мирователь 6 создает периодическую последовательность импульсов , расположенных на границах рабочих посылок.

Сигнал с выхода оптимального фильтра 3 используетс  формирователем 10 дл  создани  оптимального порога в решающем узле 7, угла отсечки напр жени  в двухполупериодном выпр мителе 4, а также создает напр жение дл  узла 11.

Импульсы с выхода решающего узла 7

по положительной пол рности после их задержки в линии 12 задержки измен ют состо ние триггера 13, а его выход подключен к одному из входов элемента И 14. Прин тые решени  по отрицательной пол рности задерживаютс  в другой линии 12 задержки

и управл ют работой другого триггера 13, выходо.м соединенного с другим элементом И 14.

Сброс первого и второго триггеров 13 осуществл етс  импульсами, характеризующими прин тие рещений соответственно по отрицательной и положительной пол рност м .

Если по любой пол рности прин то подр д два и более решений, а в промежутке между ними отсутствуют рещени  по противоположной пол рности, то на выходе одного из элементов И 14 по вл ютс  импульсы, и каждый такой импульс через элемент ИЛИ 15 изменит состо ние выходного триг1ера 6. Вследствие этого, каждое из.менение уровн  напр жени  на выходе устройства фиксирует по вление ошибки, что. напри .мер, визуально наблюдаетс  на индикаторе 17.

Таки.м образом, предложенное устройство обеспечивает контроль работы регенератора путе.м обнаружени  ошибок при регенерации цифрового сигнала без увеличени  его избыточности и закрыти  св зи.

Claims (1)

1. Формула изобретени 

   Устройство оптимального регенератора но авт. св. № 534160, отличающеес  тем,

   что, с целью обеспечени  контрол  работы регенератора путем обнаружени  ошибок при регенерации цифрового сигнала, введены два канала обнаружени  ошибок, каждый из которых состоит из последовательно соединенных линии задержки, триггера и

   элемента И, и последовататьно соединенные элемент ИЛИ, выходной триггер и индикатор ошибок, при этом каждый выход решающего узла подключен к входу линии задержки и к другому входу элемента И

   одного канала обнаружени  ошибок и к соответствуюн ему входу триггера другого канала обнаружени  ошибок, причем выходы элементов И обоих каналов обнаружени  ошибок подключены соответственно к входам элемента ИЛИ.