П|р, .Же:-11И1Я. (Цепи вашрузк и обратной .св зи триггера пюказ-зБы ка че1ртеже услйвдю).P | p, .Ye: -11II. (Chains of your own and reverse. Connection of the trigger of the commands that can be passed on).
Работа тактируемого Д-трлггера осуществл етс следующим образом. .При высоком логическом уровне на щине 5 сигнал, поступающий иа шину 13, воспринимаетс KaiK инве.рсный тактовый сигнал, при низком логическом уровне - как лр мой.The operation of a clocked D-trlgger is carried out as follows. At a high logic level on the pin 5, the signal arriving at bus 13 is perceived by the KaiK inventory clock signal, and at a low logic level, as a parallel.
Предлагаемое техническое решение может быть .применено л дл тр.иг-героз других ти.пОВ 1на лереключател х тока.The proposed technical solution may be applied for other types of other types. 1 on the current switches.
Ф о ,р ,м у л а ) 3 о б ,р .с т е н и Ф о, р, м у л a) 3 о б, р. С т н н and
Та чтируемый Д-триггер, содержащий первый и -второй трстнзисторы, эмиттеры -которых через И Сточн:Г К тока подключены к ш.ине питани , база первого транзистора подключена к тактовой шине, база второго транзистора - К первой шин-е оаторного на1пр жени , триггер на третьем и четвертом транзисторах, эмиттеры которых .объединены , ПЯТЫЙ и шестой транзисторы, эмиттеры которых объеди нены, коллектор и база п того транзистора соединены соответственно с коллектором третьего транзистора и информационной шиной, 1коллектор и база шестого транзистора - с коллектором четвертого транзистора и второй щ.и.иой опорного напр жени , отличающийс те.м, что, с целью расширени функциональных возможностей, в него в.ведены -четыре транзистора , шина управлени и треть шина опорного напр жени , причем эмиттеры седьмого .и восьмого транзисторов соединены с коллектором лерщото транзистора, эмиттеры дев того п дес того транзисторов - с кол.лекторо.м второго транзистора, коллекторы седьмого .и дес того транзисторов - с эмиттером третьего, коллекторы восьмого -и дев того транзисторов - с эмиттером п того транзистора, базы седьмого и дев того тра.нзисторов - с шиной управлени , а базы восьмого и дес того транзисторов - с третьей Шиной опорного напр жени .The readable D-flip-flop contains the first and the second transistors, the emitters of which are connected via the Stochnik: G current are connected to the power supply bus, the base of the first transistor is connected to the clock bus, the base of the second transistor is connected to the first busbar of the first transistor , the trigger on the third and fourth transistors, the emitters of which are combined, the FIFTH and sixth transistors, the emitters of which are combined, the collector and base of the fifth transistor are connected respectively to the collector of the third transistor and data bus, 1 collector and base of the sixth transistor a - with a collector of the fourth transistor and a second voltage source, different in that for the purpose of expanding the functionality, there are four four transistors, a control bus and a third reference voltage bus, and the emitters the seventh and eighth transistors are connected to the collector of the transistor transistor, the emitters of the ninth and tenth transistors are connected to the collector of the second transistor, the collectors of the seventh and tenth transistors are connected to the emitter of the third, collectors of the eighth and ninth transistors - with the emitter The fifth transistor, the base of the seventh and ninth transistors - with the control bus, and the base of the eighth and tenth transistors - with the third reference voltage bus.