SU611288A1 - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- SU611288A1 SU611288A1 SU762331272A SU2331272A SU611288A1 SU 611288 A1 SU611288 A1 SU 611288A1 SU 762331272 A SU762331272 A SU 762331272A SU 2331272 A SU2331272 A SU 2331272A SU 611288 A1 SU611288 A1 SU 611288A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- current
- load
- current generator
- increment
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
, (54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, (54) DIFFERENTIAL AMPLIFIER
входу 15 усилител , нагрузка 11 соешшена с выходом усилите гш.input 15 of the amplifier, the load 11 of the connection with the output amplify gsh.
После включени усипитеп на вход 14 или 15 Подаетс входной сигнал, В режиме усилени при изменении сигнала, например на величину , транзистор 1 открьшает- с , при этом происходит приращение тока («-Л37в нагрузке, которой вл етс генератор тока на транзисторе 6, а транзистор 3 закрываетс , при этом происходит прираше ние тока -д3)в нагрузке (генераторе тока на транзисторе 5) другого каскада. Одновременно транзистор 2 закрываетс , происходит приращение тока (дЭ)в нагрузке (генераторе тока на транзисторе 9), а тран зистор 4 открываетс , При этом происходит приращение тока (-t-u 3 ) в нагрузке (генераторе тока на транзисторе 1О). Приращение тока на входе генератора тока на транзисторе 6, вл кнцегос нагрузкой .тран зистора 1, вызьгоает приращение тока на его выходе на величину ( 2. лЗ). Так как нагрузкой транзистора 6 вл етс дифференциальный каскад на транзисторах 3, 4, то приращение тока распределитс поровну в эмигтерные цепи этих транзисторов, и они откроютс , В результате суммарное приращение тока в нагрузке транзистора 3 равно (-«-дЗ ) + (- uD)0, а суммарное приращение тока в .нагрузке транзистора 4 равно (+ iv ) + (+л 3 ) 2 д 3 , На выходе генератора тока (коллекторе транзистора 5), который вл етс нагрузкой транзистора 3, ток не мен етс ,и суммарный ток эмиттерных цепей диф(|)еренциальногоAfter switching on the input to input 14 or 15, the input signal is given. In the amplification mode, when the signal changes by, for example, the transistor 1 opens, the current is incremented (-37 in the load, which is the current generator of transistor 6, the transistor 3 is closed, in which case the current d3 flows in the load (current generator of transistor 5) of another stage. At the same time, transistor 2 closes, an increase in current (DE) occurs in the load (current generator on transistor 9), and transistor 4 opens, and an increase in current (-t-u 3) in the load (current generator on transistor 1O) occurs. The increment of the current at the input of the current generator on the transistor 6, which is the load on the load of the transistor 1, increases the current increment at its output by the value (2. l3). Since the load of transistor 6 is a differential cascade on transistors 3, 4, the current increment is distributed equally into the emigter circuits of these transistors, and they will open. As a result, the total current increment in the load of transistor 3 is (- "- ДЗ) + (- uD ) 0, and the total current increment in the load of transistor 4 is (+ iv) + (+ l 3) 2 d 3. At the output of the current generator (collector of transistor 5), which is the load of transistor 3, the current does not change, and total current of emitter circuits diff (|) of the potential
каскада на транзисторах 1, 2 также не измен етс . Происходит только токораспределение в плечахэтого .дифференциального каскада. Приращение тока на входе генератора тока на транзисторе 9, вл ющегос нагрузкой транзистора 2, на величину (-д3 вызьюает приращение тока на его выходе на величину ( 2дЗ ). Приращение тока на входе генератора тока на транзисторе 10, вл ющегос нагрузкой транзистора 4, на величину (-«-а дЭ ) вызьгаает приращение тока на его выхода на величину ( Д Л ). Разность выходных токов транзисторов 9и10{2дЗ ) определ ет ток в общей нагрузке 11 и падение напр жени на ней.the cascade transistors 1, 2 also does not change. There is only a current distribution in the shoulders of this differential cascade. The increment of the current at the input of the current generator on the transistor 9, which is the load of the transistor 2, by the value (-d3 causes the current to increase by the value (2dZ). The current increment at the input of the current generator on the transistor 10, which is the load the value (- "- a DE) causes the current to be incremented at its output by the value (DL). The difference in the output currents of the transistors 9-10 (2d3) determines the current in the total load 11 and the voltage drop across it.
При превышении входного сигнала некоторой величины, при которой приращениеWhen the input signal exceeds a certain value at which the increment
тока в нагрузке дифференциального каскада на транзисторах 1,2 , происходит самопроизвольное выключение схемы. В этом случае токи полностью перераспредел ютс между транзисторами 1 и 2 так, что транзистор 2 полностью закрываетс . При дальнейшем увеличении приращени входного сигнала ( ток в нагрузке транзистора 1 больше не увеличиваетс , так как в цепи его эмиттера находитс генерато тока на транзисторе 5, а транзистор 2 закрыт . Поэтому не возрастает ток на выходе генератора тока на транзисторе 6. В силу этой причины транзистор 3 начинает закрьтатьс , уменьшаетс ток в цепи его нагрузки и, как следствие, уменьшаютс коллекторные токи транзисторов 1 и 6. Это приводит к еще большему закрьтанию транзистора 3, который через генератор тока на транзисторе 5 еще сильнее закрывает транзистор 1. Происходит лавинообразное запирание схемы.the current in the load of the differential cascade transistors 1,2, there is a spontaneous switching off of the circuit. In this case, the currents are completely redistributed between transistors 1 and 2 so that transistor 2 is fully closed. With a further increase in the input signal increment (the current in the load of transistor 1 no longer increases, since the current generator of transistor 5 is in the emitter circuit, and transistor 2 is closed. Therefore, the current at the output of the current generator at transistor 6 does not increase. For this reason the transistor 3 starts to curl, the current in its load circuit decreases, and, as a result, the collector currents of transistors 1 and 6 decrease. This leads to an even greater closure of transistor 3, which through the current generator on transistor 5 closes even more transistor 1. An avalanche-like locking of the circuit occurs.
Аналогичным образом схема работает ари изменении сигнала на С Ьх Формула изобретени Similarly, the circuit works ari change the signal on С bx The formula of the invention
Дифференциальный усилитель, содержащий два дифференциальных каскада, выполненных на транзисторах разного типа проводимости с генератором тока в общей эмиттерной цепи каждого, при этом коллектор транзистора одного плеча каждого дифференциального каскада соединен с щиной источника Питани через дополнительный генератор тока , выход которого подключен к обшей нагрузке , отличающийс .тем, что . с целью повышени КПД,коллектор транзистора другого плеча каждого дифференциал гного каскада соединен с соответствующим источником управл к дего сигнала и с входом генератора тока в общей эмиттерной цепи другого дифференциального каскада.A differential amplifier containing two differential stages made on transistors of different conductivity types with a current generator in the common emitter circuit of each, while the collector of the transistor of one arm of each differential cascade is connected to the thickness of the power source through an additional current generator whose output is connected to the common load, which differs .em that. in order to increase efficiency, the collector of the transistor of the other arm of each differential of the cascade is connected to the corresponding control source of the signal and to the input of the current generator in the common emitter circuit of the other differential cascade.
Источники информации, прин тые во внимание при экспертизе;Sources of information taken into account in the examination;
1. Авторское свидетельство СССР по за вке №2022961/09, кл. Н 03 F 3/3 1974, по которой вынесено положительное решение.1. USSR author's certificate in application number 2022961/09, cl. H 03 F 3/3 1974, on which a positive decision.
ВыхоЗVyhoZ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762331272A SU611288A1 (en) | 1976-03-01 | 1976-03-01 | Differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762331272A SU611288A1 (en) | 1976-03-01 | 1976-03-01 | Differential amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU611288A1 true SU611288A1 (en) | 1978-06-15 |
Family
ID=20651201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762331272A SU611288A1 (en) | 1976-03-01 | 1976-03-01 | Differential amplifier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU611288A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4602172A (en) * | 1982-05-18 | 1986-07-22 | Sony Corporation | High input impedance circuit |
US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
-
1976
- 1976-03-01 SU SU762331272A patent/SU611288A1/en active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4602172A (en) * | 1982-05-18 | 1986-07-22 | Sony Corporation | High input impedance circuit |
US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890009072A (en) | Operational Amplifier Circuit with Stable Operating Point | |
DE3686498T2 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT WITH LOAD DRIVER PROPERTIES. | |
US4658157A (en) | IGFET comparator circuit having greater control of intended offset voltage | |
KR880002324A (en) | Switching circuit | |
KR900007919B1 (en) | Current mirror circuit | |
SU611288A1 (en) | Differential amplifier | |
KR870002694A (en) | Amplification circuit | |
US5883507A (en) | Low power temperature compensated, current source and associated method | |
JPH0269007A (en) | Differential amplifier | |
US4603267A (en) | Low offset single ended MOS comparator | |
GB2140639A (en) | An integrated circuit | |
EP0157447A1 (en) | Differential amplifier | |
US4333025A (en) | N-Channel MOS comparator | |
JPH0567950A (en) | Comparator | |
SU1631701A2 (en) | Push-pull power amplifier with protetion | |
SU955464A1 (en) | Transistor switch | |
SU1665500A2 (en) | Voltage follower | |
SU905984A1 (en) | Cascode differential amplifier | |
SU886203A2 (en) | Differential amplifier | |
SU892426A1 (en) | Low dc voltage stabilizer | |
SU815866A1 (en) | Amplifier | |
SU1453384A1 (en) | D.c. stabilizer | |
SU736042A1 (en) | Two-threshold monitoring device | |
SU632048A1 (en) | Two-half-wave rectifier | |
SU780160A1 (en) | Pulse amplifier |