SU610179A1 - Arrangement for storing and retrieval of information - Google Patents
Arrangement for storing and retrieval of informationInfo
- Publication number
- SU610179A1 SU610179A1 SU752118273A SU2118273A SU610179A1 SU 610179 A1 SU610179 A1 SU 610179A1 SU 752118273 A SU752118273 A SU 752118273A SU 2118273 A SU2118273 A SU 2118273A SU 610179 A1 SU610179 A1 SU 610179A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- relay
- input
- information
- diode
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
Второй замыкающий контакт третьего реле соединен с шиной нулевого потенциала БЛОК задержки содержит первый диод, подключенный катодом к входу блока и к первому вьшоду первого резистора, второй вывод которого соединен с анодом второго диода. Анод первого диода соединен с анодом третьего диода, параллельно которому включена цепочка из последовательно соединенньпс второго резистора и конденсатор катЬды второго и треть« го диодов объединены , а анод первого диода вл етс вь ходом блока. Сущность изобретени состоит в упор дочении последовательности моментов замыкани и размыкани контактов в цепи, по которой сигналы передаютс через ЦАП и дефференщ1альнь Й уси.читёль на запоцннш пшй элемент, а также.ЦЭгш обратной св зи охватьгоающей запоминающий элемент и дифференциальный усили1 ель. На фаг. 1 представлбна структурна сх ма устройства; на фвг. 2 - блок зацержки на фаг, 3 - временные диаграммы, по сн ющие работу устройства,, Устройство содержит ИАП 1, диф(|хзрекциальный усилитель 2, запомкнаюшнй элемент 3, реле 4-6 с контактами соответственно 4 , 5j , 6 к 6 , блок управ лени 7 декодирующий блок 8, ключ 9 и блок задержки 10. Блок задержки содержит диоды ll-lS, резисторы. 14Д5 и конденсатор 16, Устройство работает следуюши-. образом . Цифровой входной сигкал подаетс через контакт 4j на ЦАП 1. Преобрзаова ный в напр жение сигнал с выхода ЦАП 1 чере усилитель 2 и контакт 5 посттоает на запоминающий элемент 3 одного i-JS запейот вованных выходных каналов (ответвленг ем контактов 5 6.; и 6 локазана возможность построени многоканального по выхоау устройства). Замыкание цепи обратной св зи осуществл етс через контакт 6 , управл емый от реле 6. При этом контакты 6 соедин ют нулевые шины ЦАП li усилител 2 и запомина щего элемента 3, Опрос выхоань1х каналов происходит в режиме временного уплотнени , поэтому цл передачи сигнала .с ;зыхоаа усилител 2 на тот или иной запоминающий элемент 3 отводитс малый интервал времени. Переда производитс при кратковременном замыкании контактов 5 j ,6 и 62 того или иного выходного канала,. Дл исключени искажени аналоговой величины, передаваемой на выход, должны быгь вьшолкены следующие услови (см. фиг. 3) 1,Контакты 5, 6, , б аолжны быть замкнуты только после надежного замыкани конта кта 41 . 2,Контакты 5 , 6 и 6 должны быть разомкнуты раньше, чем контакт 4 , 3,Контакты 5.j должны быть разомкнуты раньше, чем контакты 6 и 6-2 во избежание ищсьпцени усилител 2. Услови 1 и 2 реализуютс с помощью блока управлени 7, а условие 3-е помощью блока задержки 10, который обеспечивает более раннее размыкание контактов 5 по сравнению с контактами реле 6. Блок управлени 7 обслуживает все ка.налы устройства при подаче на него соответствующих сигналов опроса. Блок задержки 10 -- одноканальный, поэтому при построении многоканального устройства дл каждого из каналов выбора информации требуетс анапогичный блок. Предложенное устройство позвол ет без замедлени цнюш считывани информации избежать искажени передаваемых сигналов даже при наличии естественного разброса моментов срабатывани и отпускани реле и тем са .fbif, повысить Точность передачи. Формуле изобретени 1, Устройство дл хранени и выборки информации, содержащее цифро-аналоговый преобразователь, подключенный к первому входу аифференциального усилител , запоминающий элемент и реле, о тл и ч а ю щ е е с тем, что, с целью гговышени точности без замедлени цикла считывани , устройство содержит блок управлени , первый выход Которого соединен с обмоткой первого реле, через замыкающий контакт которого вхоа з стройства соецинен с вхо/.юм цифро-аналогового преобразовател , декодирующий блок, подключенный к второму вььходу бтока управлени , источник питающего напр жени , соединенный через ключ с обмоткой второго реле и с входом дополнительно введенного блока задержки причем управл ющий вход ключа св зан с выходом декодирующего блока, а вьтход блока задержки подключен к обмотке ретьего реле{ выход дифференциального усилител через замыкающий контакт второго реле соединен с входом запоминающего элемента, выход которого через первый замыкающий контакт третьего реле подключен к второму входу ди(|)ференпиального усилиел | второй замыкающий контакт третьего репе соединен с шиной )гулевого поте)1циала. 2, Устройство по п. 1, отличающеес тем, что блок задержкиThe second closing contact of the third relay is connected to the zero potential potential bus. The delay BLOCK contains the first diode connected by the cathode to the input of the unit and to the first input of the first resistor, the second output of which is connected to the anode of the second diode. The anode of the first diode is connected to the anode of the third diode, in parallel with which a chain of a series-connected second resistor is connected and the capacitor of the second and third diodes are combined, and the anode of the first diode is a unit stroke. The essence of the invention consists in arranging the sequence of closure and opening of contacts in the circuit, through which signals are transmitted through the DAC and the de-energizer to the lock psh element, as well as the feedback circuit of the storage element and the differential force. On the phage. 1 is a structural device map; on fwg. 2 - phage stacking block, 3 - timing diagrams explaining the operation of the device ,, The device contains PAI 1, differential (| hrekretsialny amplifier 2, locking element 3, relay 4-6 with contacts respectively 4, 5j, 6 to 6, The control unit 7 is a decoding unit 8, a key 9, and a delay unit 10. The delay unit contains diodes ll-lS, resistors, 14D5, and a capacitor 16. The device operates as follows. Digital input signal is fed through pin 4j to the DAC 1. Conversion In the voltage signal from the output of the DAC 1 black amplifier 2 and pin 5 is sent to the storage element 3 one i-JS zapiotuvaty output channels (the contact of the 5 5 6. terminal; and 6, the possibility of building a multichannel output device is shown). The feedback circuit is closed via contact 6 controlled by the relay 6. At the same time, contacts 6 connect The zero buses of the DAC li amplifier 2 and the storage element 3. The interrogation of the output channels occurs in the time-multiplexing mode, therefore the signal transfer loop. C; the output of the amplifier 2 to one or another storage element 3 is assigned a small time interval. The transfer is made by briefly closing the contacts 5 j, 6 and 62 of one or another output channel. In order to avoid distortion of the analog value transmitted to the output, the following conditions should be broken (see Fig. 3) 1, Contacts 5, 6,, b should be closed only after reliable closure of contact 41. 2, Pins 5, 6 and 6 must be open before contact 4, 3, Contacts 5.j must be open before contacts 6 and 6-2 to avoid looking at amplifier 2. Conditions 1 and 2 are implemented using the control unit 7, and condition 3 using the delay unit 10, which ensures earlier opening of the contacts 5 in comparison with the contacts of the relay 6. The control unit 7 serves all channels of the device when the corresponding interrogation signals are applied to it. The delay unit 10 is single-channel, therefore, when building a multi-channel device, for each of the information selection channels, anaphogic block is required. The proposed device allows, without slowing down the readout of information, to avoid distortion of the transmitted signals, even if there is a natural variation in the triggering and releasing moments of the relay and thus .fbif, to increase the accuracy of the transmission. Claim 1, A device for storing and retrieving information containing a digital-to-analog converter connected to the first input of an differential amplifier, a storage element and a relay, and so on, in order to improve accuracy without slowing down the cycle readout, the device contains a control unit, the first output of which is connected to the winding of the first relay, through the closing contact of which of the device is connected to the input / .um of the digital-analog converter, the decoding unit connected to the second input control power supply voltage source connected via a key to the winding of the second relay and to the input of an additionally inserted delay unit, the key control input connected to the output of the decoding unit and the delay of the output of the delayer connected to the winding of the relay {differential amplifier output via a make contact The second relay is connected to the input of the storage element, the output of which is connected via the first closing contact of the third relay to the second input of the di (|) ferenchy force | the second closing contact of the third turnip is connected to the tire) of the goose sweat of the 1st cycle. 2, the apparatus according to claim 1, characterized in that the delay unit
содержит первый диод, подключенный катодом к входу блока и к первому выводу первого резистора, второй вывод которого соединен с анодом второго диода, анод первого диода соединен с анодом третьего ди параллельно которому включена цепочка из последовательно соединенных второго резистора и конденсатора; катоды второго и третьего диодов объединены, а анод первого диода вл етс выходом блока,contains the first diode connected by the cathode to the input of the unit and to the first output of the first resistor, the second output of which is connected to the anode of the second diode; the anode of the first diode is connected to the anode of the third di in parallel which is connected a chain of series-connected second resistor and capacitor; the cathodes of the second and third diodes are combined, and the anode of the first diode is the output of a block,
Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination:
1. Вычислительна техника, справочник под ред. Г. Д. Хаски и Г. А. Корна , Энерги , 1964, с. 229-231.1. Computing technology, handbook ed. G. D. Hasky and G. A. Korn, Energie, 1964, p. 229-231.
2.Нетребенко К. А. Компенсационные схемы амплитудных вольтметров и указат лей экстремума , Энерги , 1967,2. Netrebenko KA. Compensation schemes of amplitude voltmeters and extremum indications, Energie, 1967,
с. 79.with. 79.
:I: I
(Риг. /(Rig. /
Д5D5
St ftSt ft
tOРаг.ЗtORag.Z
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD17731874A DD115998A3 (en) | 1974-03-21 | 1974-03-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU610179A1 true SU610179A1 (en) | 1978-06-05 |
Family
ID=5495067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752118273A SU610179A1 (en) | 1974-03-21 | 1975-03-10 | Arrangement for storing and retrieval of information |
Country Status (2)
Country | Link |
---|---|
DD (1) | DD115998A3 (en) |
SU (1) | SU610179A1 (en) |
-
1974
- 1974-03-21 DD DD17731874A patent/DD115998A3/xx unknown
-
1975
- 1975-03-10 SU SU752118273A patent/SU610179A1/en active
Also Published As
Publication number | Publication date |
---|---|
DD115998A3 (en) | 1975-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4129863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
US3877028A (en) | Pcm encoder-decoder apparatus | |
US3883864A (en) | Analog-to-digital and digital-to-analog converter apparatus | |
SU610179A1 (en) | Arrangement for storing and retrieval of information | |
SE7407048L (en) | ||
US3274503A (en) | Digital differentiator for amplitude modulated carrier | |
GB867191A (en) | Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa | |
GB940507A (en) | Improvements in or relating to pulse modulation systems | |
SU869016A1 (en) | Cyclic code-to-analogue signal converter | |
US3242348A (en) | Circuit arrangement for producing potentials having equal absolute values but opposite sign depending on received signal combinations | |
SU1709241A1 (en) | Device for prestarting checking of capacitor capacitance | |
SU658586A1 (en) | Multichannel voltage-to-code converter | |
SU470842A1 (en) | Device for converting telemetry information | |
SU590798A1 (en) | Telemetering system adaprive switch | |
SU1401500A1 (en) | Adaptive time sampler | |
SU1451605A1 (en) | Multichannel time-pulse converter | |
SU1133611A2 (en) | Adaptive telemetring device | |
SU1667044A1 (en) | Data input device | |
US3614772A (en) | Analog-to-digital converter | |
SU599277A1 (en) | Telemetric system adaptive switching apparatus | |
SU1267483A1 (en) | Analog storage | |
SU818006A1 (en) | Integrating voltage-to-time interval converter | |
SU1323856A1 (en) | Signal registering device | |
SU606205A1 (en) | Analogue-digital converter | |
SU1229859A1 (en) | Device for automatic checking of n storage batteries having galvanic coupling |