SU602967A1 - Multidigit adding arrangement - Google Patents

Multidigit adding arrangement

Info

Publication number
SU602967A1
SU602967A1 SU762310081A SU2310081A SU602967A1 SU 602967 A1 SU602967 A1 SU 602967A1 SU 762310081 A SU762310081 A SU 762310081A SU 2310081 A SU2310081 A SU 2310081A SU 602967 A1 SU602967 A1 SU 602967A1
Authority
SU
USSR - Soviet Union
Prior art keywords
multidigit
adding arrangement
arrangement
summing
inputs
Prior art date
Application number
SU762310081A
Other languages
Russian (ru)
Inventor
Юрий Александрович Кочкарев
Владимир Петрович Ратушняк
Original Assignee
Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им. В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority to SU762310081A priority Critical patent/SU602967A1/en
Application granted granted Critical
Publication of SU602967A1 publication Critical patent/SU602967A1/en

Links

Landscapes

  • Continuous Casting (AREA)
  • Investigating And Analyzing Materials By Characteristic Methods (AREA)

Description

II

Изобретение относитс  к аналоговой и гибридной вычислительной технике.This invention relates to analog and hybrid computing.

Известно устройство дл  суммировани  и вычитани  , содержащее решающий усилитель с входными резисторами н резистором в обратной св зи, в котором каждое слагаемое представлено в виде на пр жени . Недостатком этого устройства  вл етс  низка  точность вычислений .A device for summing and subtracting is known, which contains a decision amplifier with input resistors and a resistor in feedback, in which each term is represented in the form of a voltage. A disadvantage of this device is the low accuracy of the calculations.

Нанболее близким к изобретению по технивеской сущности  вл етс  многоразр дное суммирующее устройство (2), содержащее суммирующий усилитель с первым масштабным резистором обратной св зи, выход которого через функциональный преобразователь соединен с выходом устройства, вход сум латора соединен с выходами управл емых ключей, входы которых через соответствующие масщтабные резисторы соединены с первой группой входов устройства, втора  группа входов которого соедннена с управл ющими входами управл емых ключей.Most closely to the invention by the technical nature of the invention is a multi-bit summing device (2) containing a summing amplifier with a first large-scale feedback resistor, the output of which is connected via a functional converter to the output of the device; through the corresponding scaling resistors connected to the first group of device inputs, the second group of inputs of which are connected to the control inputs of the controlled keys.

Указанное устройство позвол ет повысить точность, однако  вл етс  сравнительно сложным .This device improves accuracy, but is relatively complex.

Дл  упрощени  конструкции прн условии сохранени  цифровой точности предлагаемое In order to simplify the construction of the prn condition of maintaining digital accuracy

Claims (2)

1.Мишутин В. Г. н Проскурин Е. А. Аналогоцифровые , вычислительные процессоры. Киев1. Mishutin V. G. n. Proskurin E. A. Analog-digital, computational processors. Kiev 1973, с. .1973, p. . 2.Авторское свидетельство СССР № 423132, кл. G 06 G 7/14, 1974.2. USSR author's certificate number 423132, cl. G 06 G 7/14, 1974. Л./L. / О.ABOUT. п п п -j.jnnj I f I S I f I S -i -t -) -I -I-i -t -) -I -I
SU762310081A 1976-01-04 1976-01-04 Multidigit adding arrangement SU602967A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762310081A SU602967A1 (en) 1976-01-04 1976-01-04 Multidigit adding arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762310081A SU602967A1 (en) 1976-01-04 1976-01-04 Multidigit adding arrangement

Publications (1)

Publication Number Publication Date
SU602967A1 true SU602967A1 (en) 1978-04-15

Family

ID=20644208

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762310081A SU602967A1 (en) 1976-01-04 1976-01-04 Multidigit adding arrangement

Country Status (1)

Country Link
SU (1) SU602967A1 (en)

Similar Documents

Publication Publication Date Title
Suzuki Several fixed point theorems in complete metric spaces
SU602967A1 (en) Multidigit adding arrangement
SU750723A1 (en) Digital-analogue converter
SU834718A2 (en) Method of estimating of raw cotton ripeness
JPS5633779A (en) Pattern input device
SU830410A1 (en) Device for adding in residual class system
RU1820397C (en) Function sine converter
SU860088A1 (en) Square-law function generator
SU598095A1 (en) Hybrid computer for solving heat-conduction non-linear problems
SU547967A1 (en) Functional code converter in voltage
SU620987A1 (en) Arrangement for computing sine and cosine functions
SU966749A1 (en) Analogue storage device
SU788122A1 (en) Hyperbolic converter
SU758202A1 (en) Exponential decoding converter
SU728139A1 (en) Digital-analogue function generator
SU972541A1 (en) Shaft rotation angle to code converter
SU702512A1 (en) Functional code to voltage converter
SU536495A1 (en) Functional converter
SU888146A1 (en) Device for determining vector absolute value
SU378883A1 (en) ALL-UNION, (ПДШГЙО.Т? К1 || Г [Г ffA ^ I
SU781835A1 (en) Sine-cosine digital-analogue converter
SU1481890A1 (en) Digital-to-analog converter
SU615498A1 (en) Function generator for reproducing inverse functions
SU125051A1 (en) Device for constructing mathematical functions
SU660063A1 (en) Arrangement for reproduction of coefficients varying in time